近年來(lái)隨著便攜式產(chǎn)品的快速發(fā)展，對(duì)電源管理提出了越來(lái)越高的要求，而開(kāi)關(guān)電源DC-DC具有高效率、低成本、小尺寸等優(yōu)異性能，已經(jīng)成為便攜式產(chǎn)品的主流結(jié)構(gòu)。

    電流模式控制的DC-DC具有良好的動(dòng)態(tài)響應(yīng)性能，簡(jiǎn)化了補(bǔ)償電路的復(fù)雜性，減小電感所需的值，因此電流模式的DC-DC得到了快速的發(fā)展^[1]。在設(shè)計(jì)電流模式控制電路中，需要高效、快速地檢測(cè)電流，因此設(shè)計(jì)一個(gè)良好的電流模式控制電路對(duì)系統(tǒng)性能是至關(guān)重要的。

    電流檢測(cè)電路有很多種方式，參考文獻(xiàn)[1]采用電感串聯(lián)電阻檢測(cè)，雖然能夠達(dá)到較高的精度，但是電阻必定產(chǎn)生壓降，勢(shì)必導(dǎo)致系統(tǒng)效率的降低；參考文獻(xiàn)[2]采用功率管R_DS檢測(cè)，雖然無(wú)需采樣電阻，電路結(jié)構(gòu)也簡(jiǎn)單，但是由于R_DS深受溫度的影響，直接導(dǎo)致了檢測(cè)精度的降低；當(dāng)今普遍采用的電流檢測(cè)電路是功率管拷貝檢測(cè)^[3-8]，其思想是利用鏡像功率管拷貝開(kāi)關(guān)管電流，為了保證精度，需要輔助電路，然而很多文獻(xiàn)^[3-4]的輔助電路引入運(yùn)放，這就增加了功耗；參考文獻(xiàn)[5]設(shè)計(jì)了無(wú)需采用運(yùn)放的結(jié)構(gòu)，但是其檢測(cè)的精度和速度都比較低。本文對(duì)參考文獻(xiàn)[6]的結(jié)構(gòu)進(jìn)行改進(jìn)，加入反饋電路，提高了電流檢測(cè)電路環(huán)路的單位增益帶寬且又不失相位裕度，使得電流檢測(cè)電路具有高速、高精度的特點(diǎn)。

1 電路設(shè)計(jì)與分析

1.1 DC-DC系統(tǒng)結(jié)構(gòu)

    本文所提出的DC-DC電路的內(nèi)部結(jié)構(gòu)框圖如圖1所示，其中虛線框內(nèi)為芯片外圍器件，整個(gè)電路主要由功率管(M_N、M_P)、誤差放大器、振蕩器、PWM比較器、斜坡補(bǔ)償電路、邏輯驅(qū)動(dòng)電路、基準(zhǔn)電壓源以及其他偏置和保護(hù)電路組成。其中電流檢測(cè)電路采樣開(kāi)關(guān)電流，采樣電流與斜坡補(bǔ)償電流經(jīng)電阻R_M得到輸出電壓V_M作為PWM比較器的輸入端。通過(guò)這種方式，電流模式控制技術(shù)實(shí)現(xiàn)了逐個(gè)開(kāi)關(guān)周期內(nèi)控制輸出電路，具有比電壓控制更優(yōu)越的動(dòng)態(tài)性能以及負(fù)載調(diào)整率等特點(diǎn)。

1.2 傳統(tǒng)電流檢測(cè)電路

    傳統(tǒng)電流檢測(cè)電路如圖2所示，其中M_P、M_N為功率管，M_S為功率拷貝管，M_P和M_S的寬長(zhǎng)比為K：1。根據(jù)電流復(fù)制作用可以得到：

    電流檢測(cè)反饋環(huán)路為M₄、M₅和M₆（節(jié)點(diǎn)a、b、c、d），斷開(kāi)節(jié)點(diǎn)b，形成環(huán)路?？梢杂?jì)算出環(huán)路增益和環(huán)路單位增益帶寬：

    如果g_m6較小，則|T|和UGF較小。此時(shí)雖然PM較大，但是限制了電流檢測(cè)感應(yīng)的速度，盡管負(fù)載電流的增大使得g_m6會(huì)增大， |T|和UGF相應(yīng)的增大，但是PM會(huì)下降，導(dǎo)致檢測(cè)波形發(fā)生過(guò)沖。因此對(duì)于傳統(tǒng)的電流檢測(cè)電路，其速度和精度都較小。

    圖3顯示了當(dāng)UGF較大的情況下出現(xiàn)過(guò)沖的現(xiàn)象以及UGF較小的情況下出現(xiàn)感應(yīng)速度變慢的現(xiàn)象。因此傳統(tǒng)電流檢測(cè)電路存在弊端，需要進(jìn)行改進(jìn)。

1.3 改進(jìn)型電流檢測(cè)電路

    本文所提出的電流檢測(cè)電路如圖4所示。相比于傳統(tǒng)電流檢測(cè)電路，該電路通過(guò)引入新的反饋環(huán)M₈~M₁₂（虛線框內(nèi)），當(dāng)節(jié)點(diǎn)d電壓發(fā)生變化時(shí)，通過(guò)M₁₂使得流過(guò)M₁₁的電流發(fā)生變化，電流鏡復(fù)制后改變流過(guò)M₈、M₇的電流，進(jìn)而改變節(jié)點(diǎn)b的電壓，再通過(guò)M₅改變節(jié)點(diǎn)e的電壓，使得節(jié)點(diǎn)e的電壓V_e接近節(jié)點(diǎn)d的電壓V_d，因此提高了V_c跟蹤V_a的精度。

    圖4引入M_s1、M_s2、M_s3是為了當(dāng)輸入V_GP為高電平時(shí)，V_a和V_c電壓不會(huì)下降到0，從而在V_GP為低電平時(shí)縮短了電路的建立時(shí)間。同時(shí)M_s3的引入與參考文獻(xiàn)[6]相比，又降低了電路所產(chǎn)生的功耗。

   斷開(kāi)節(jié)點(diǎn)b，可以推出環(huán)路的增益:

    由式(6)可知，存在4個(gè)極點(diǎn)，主極點(diǎn)P₁=1/(R_d·C_d)。由于R_b很小，故第4極點(diǎn)P₄=1/(R_b·C_b)對(duì)環(huán)路的穩(wěn)定性沒(méi)有影響。對(duì)于第2、第3極點(diǎn)：

    由式（7）與（10）知，環(huán)路的增益以及環(huán)路單位增益帶寬都得到了提高，因此能夠有效提高電流感應(yīng)的速度以及精度。

    給定偏置電流I_b為500 nA，盡管流過(guò)M₁₁、M₁₀以及M₈的電流會(huì)隨著負(fù)載電流的增大而增大，但是改進(jìn)型電流檢測(cè)電路總電流與負(fù)載電流比值非常?。ㄊ冀K小于0.2%）。

2 仿真結(jié)果與分析

    采用SMIC 0.18 μm CMOS工藝模型，利用Cadence工具對(duì)本文設(shè)計(jì)的電路進(jìn)行仿真驗(yàn)證。當(dāng)輸入電壓V_in=3 V、輸出電壓V_out=1.2 V時(shí)，在不同負(fù)載下對(duì)傳統(tǒng)電流檢測(cè)環(huán)路以及改進(jìn)型電流檢測(cè)環(huán)路的頻率特性進(jìn)行仿真測(cè)試，仿真結(jié)果如圖5所示。

    從圖5可以看出，改進(jìn)型電流檢測(cè)電路環(huán)路的頻率特性得到了較好的改善。

    當(dāng)輸入電壓V_in=3 V、輸出電壓V_out=1.2 V時(shí)，在負(fù)載電流I_load=50 mA以及I_load=500 mA情況下，得到的電流檢測(cè)電路瞬態(tài)曲線圖如圖6所示，可以知道其效率都能達(dá)到96%，建立時(shí)間小于40 ns。

    當(dāng)輸入電壓V_in=3 V、輸出電壓V_out=1.2 V時(shí)，在負(fù)載電流從50 mA變到500 mA的情況下，對(duì)輸出電壓進(jìn)行瞬態(tài)仿真，仿真結(jié)果如圖7所示。從圖7可以得到，輸出電壓V_out的下過(guò)沖電壓為79 mV，上過(guò)沖電壓為89 mV，其恢復(fù)時(shí)間小于36 μs，具有較好的瞬態(tài)響應(yīng)性能。表1顯示了系統(tǒng)的總體性能。

     本文通過(guò)分析傳統(tǒng)型電流檢測(cè)電路的缺點(diǎn)，在傳統(tǒng)電流檢測(cè)電路的基礎(chǔ)上進(jìn)行改進(jìn)，提出了一種適用于降壓DC-DC的改進(jìn)型電流檢測(cè)電路。所提出的電流檢測(cè)電路加入反饋技術(shù)，提高電流檢測(cè)電路環(huán)路的單位增益帶寬且又不失相位裕度，因此較好地提高了電流檢測(cè)的精度和速度。通過(guò)對(duì)電路的理論分析與設(shè)計(jì)，采用SMIC 0.18 μm CMOS工藝模型，利用Cadence工具對(duì)電路進(jìn)行仿真驗(yàn)證，得到在負(fù)載電流為50 mA～500 mA時(shí)都能夠達(dá)到96%效率以及小于40 ns的建立時(shí)間。在開(kāi)關(guān)頻率為2 MHz時(shí)，輸入電壓范圍為2.5 V~4.2 V，所需電感值為4.7 μH，電容值為10 μF，輸出電壓紋波小于18 mV。同時(shí)系統(tǒng)瞬態(tài)響應(yīng)的上過(guò)沖與下過(guò)沖均小于90 mV，建立時(shí)間小于36 μs。

參考文獻(xiàn)

[1] FORGHANI-ADEH H P，RINC6N-MORA G A.Currentsensing techniques for DC-DC converters[J].Midwest Symposium on Circuits and Systems，2002，01(2)：577-580.

[2] GRAY P，HURST P，LEWIS S，et al.Analysis and design of analog integrated circuits[M].Wiley，New York，2001.

[3] LEUNG C Y，MORK P K T.An integrated CMOS currentsensing circuit for low-voltage current-mode buck regulator[J].IEEE Trans.Circuits and Syst-ΙΙ.2005，52(7)：394-397.

[4] LEE C F，MORK P K T.A monolithic current-mode CMOS DC-DC converter with on-chip current sensing technique[J].IEEE J.of Solid-State Circuits，2004，39(1)：3-14.

[5] Cheng Kuo-Hsing，Su Chia-Wei，Ko Hsin-Hsin.A highaccuracy and high-efficiency on-chip current sensing for current-mode control CMOS DC-DC buck converter[C].2008 15th IEEE International Conference on Electronics, Circuits and Systems，St-Julien，F(xiàn)rance，2008：458-461.

[6] DU M，LAI X.A speed-and accuracy-enhanced on-chip current sensor with local shunt feedback for current-mode switching DC-DC converters[J].IEEE Dallas Circuits and Systems Workshop，2007：1-4.

[7] DU M，LEE H.An integrated speed- and accuracy-en hanced CMOS current sensor with dynamically-biased shunt feedback for current-mode buck regulators[J].IEEE Trans.Circ.Sys.I：Regular papers，2010，57(10)：2804-2814.

[8] 陳曉飛，鄒雪城，成俊，等.峰值電流模式降壓DC/DC變換器芯片設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2008，25(8)：60-63.