關(guān)于手機(jī)的CPU頻率描述如下：“大四核2．6GHz，小四核2．1GHz”。

大四核？小四核？這款CPU到底是幾個(gè)核？

答案：4＋4＝8，八核！

雖然在核的數(shù)量是4＋4，但是大核和小核的分工是不一樣的，詳情如下：

主處理器2．6G四核，用于運(yùn)行型程序；

協(xié)處理器2．1G四核，處理些普通應(yīng)用程序，比較省電。

這就是所謂的八核手機(jī)。

為什么要這樣設(shè)計(jì)呢？

原因很簡單：CPU沒有頻率自動(dòng)調(diào)節(jié)功能，只能采用高性能4核＋低性能4核的組合來延長續(xù)航時(shí)間，負(fù)載高的時(shí)候用高性能4核“跑”，負(fù)載低的時(shí)候低性能4核“跑”了。

Smart！給這樣的設(shè)計(jì)點(diǎn)個(gè)贊吧！

1． 大小核處理器的問世

三星電子于2013年1月9日（周三）在CES展會(huì)上發(fā)布了用于智能手機(jī)和平板電腦的Exynos 5 Octa處理器。該處理器芯片實(shí)際上是在一個(gè)芯片封裝中包含兩個(gè)四核芯片，這種8核處理器使用一種新的架構(gòu)，能夠在不減少電池使用壽命的情況下提供更多的性能。四個(gè)高性能內(nèi)核用于游戲和視頻重放等繁重的任務(wù)。四個(gè)功能不太強(qiáng)大的內(nèi)核用于文本和電子郵件等節(jié)能的普通的任務(wù)。

三星Exynos 5 Octa發(fā)布（圖片來自christianpost）

Exynos 5 Octa內(nèi)部的A15和A7架構(gòu)處理核心都采用自家的28nm HKMG工藝打造，A7核心主頻介于200MHz至1．20GHz之間，A15核心則是200MHz至1．8GHz，兩顆CPU都有獨(dú)立的電源門控制。

隨著Samsung S4的問世，全球首款雙四核移動(dòng)處理器（并不能算是真正意義上的八核，因?yàn)榘藗€(gè)CPU并不是同時(shí)工作，而是分為兩個(gè)四核分別運(yùn)作）正式登場，基于ARM的ARM big．LITTLE／Cortex A15架構(gòu)（也就是所謂的大小核架構(gòu)），號(hào)稱是一種低功耗，高性能的移動(dòng)處理器架構(gòu)。它的大小分別為主頻在1．8GHz的A15處理器，負(fù)責(zé)處理整段的高負(fù)荷任務(wù)；A7主頻為1．2GHz的處理器負(fù)責(zé)碎片化的輕量級(jí)任務(wù)。

“這款雙四核處理器的具備低功耗和高性能的特色，其3D性能將達(dá)到市面所有產(chǎn)品的兩倍之多?！薄獊碜匀堑男?。

S4是成功驗(yàn)證了CPU“大小核”的設(shè)計(jì)的先進(jìn)性，那么這個(gè)設(shè)計(jì)的靈感來自于哪里呢？

2． 異步多核的思想

很多讀者對(duì)移動(dòng)CPU的異步多核的概念不是很理解，它作為高通驍龍系列的一大特色，它和同步多核處理器之間又有什么區(qū)別？各有什么優(yōu)勢呢？異步多核處理器又是怎么達(dá)到節(jié)能目的？與三星Exynos 5440這一類“大小核”的處理器又會(huì)有什么差別呢？

異步多核，或者叫aSMP（asynchronous SMP），是由高通提出的，并應(yīng)用在自家的Snapdragon S3／S4處理器中。之前也有過不少爭論，比如：

觀點(diǎn)一：異步多核核心之間不能通訊，稱之為“膠水雙核”；

觀點(diǎn)二：異步多核同時(shí)只能有一個(gè)核心接受指令，效率很低。

究竟孰是孰非？

這些實(shí)際上都是不對(duì)的，Sure！

首先來回答：什么是異步多核？

異步多核，其重點(diǎn)在于頻率異步，可以將它稱為異步頻率架構(gòu)（Asynchronous  Clock Architecture）。在這樣設(shè)計(jì)的多核處理器中，每個(gè)核心都可以工作在不同的電壓和頻率下。這樣，可以將計(jì)算繁重的任務(wù)交給一個(gè)工作在高頻的核心，而壓力較小的任務(wù)則可以讓一個(gè)工作在低頻的，較慢的核心去負(fù)擔(dān)。而在同步多核中，所有的核心都只能工作在相同的電壓和頻率下。

還是不理解？那么請看下面的實(shí)例：

如下圖所示，當(dāng)有兩個(gè)任務(wù)，一個(gè)計(jì)算負(fù)荷較重，而另一個(gè)計(jì)算負(fù)荷較輕時(shí)（圖中紫色部分表示任務(wù)的計(jì)算負(fù)荷），異步多核可以讓負(fù)荷較重的核心CPU0工作在較高的頻率（圖中藍(lán)色部分代表頻率），而負(fù)荷較輕的核心CPU1工作在較低的頻率和電壓下，由此來減小功耗。

而同步多核的CPU1雖然負(fù)荷較輕，但由于架構(gòu)限制，只能和CPU0保持同樣的高頻率和高電壓，由此浪費(fèi)了更多的能量，而在高通實(shí)際的設(shè)計(jì)中，不僅多個(gè)核心可以工作在不同的電壓和頻率下，它們共享的L2緩存也可以根據(jù)實(shí)際的負(fù)荷，工作在一個(gè)單獨(dú)的電壓和頻率下，從而最大限度的節(jié)能。

相同任務(wù)下的同步多核與異步多核的功耗比較

異步多核架構(gòu)看上去確實(shí)很美好，但實(shí)際上并不是完美的。在一些情況下，異步頻率架構(gòu)會(huì)發(fā)生性能的損失：

一種情況是，當(dāng)一個(gè)CPU的L1緩存沒有命中，需要去L2緩存取數(shù)據(jù)時(shí)，由于異步多核架構(gòu)的各個(gè)核心和L2緩存工作在不同的頻率下，需要更多的時(shí)間去完成數(shù)據(jù)的傳輸，如圖中A的箭頭所示。例如高通S4，其Krait CPU核心可以工作在最高1．5GHz下，而L2緩存的最高頻率為1．3GHz，如果L2緩存處于頻率更低的節(jié)能狀態(tài)，此時(shí)核心就需要等待L2緩存完成傳輸。

另一種情況下會(huì)損失更多的性能。當(dāng)其中一個(gè)核心，例如CPU0的L1緩存沒有命中，需要的數(shù)據(jù)在CPU1的L1緩存時(shí)，則數(shù)據(jù)需要從CPU1的L1緩存?zhèn)鬏數(shù)紺PU0的L1緩存，如圖中B箭頭所示。如果此時(shí)恰好CPU1的負(fù)擔(dān)比較輕，處在較低的工作頻率下，則需要很長的時(shí)間才能完成數(shù)據(jù)傳輸，而工作在高頻的CPU0則被浪費(fèi)在了等待中。