《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 其他 > 业界动态 > 如何延续摩尔定律?英特尔是这样看的

如何延续摩尔定律?英特尔是这样看的

2021-05-19
來源:半导体行业观察
關(guān)鍵詞: 英特尔 摩尔定律

  關(guān)于摩爾定律的消亡,近年來有很多討論。連續(xù)工藝節(jié)點的場效應(yīng)晶體管密度的增加已從早些年的每2.5年增加一倍的速度降下來。摩爾在幾十年年前發(fā)表的評論的經(jīng)濟性質(zhì)也受到了影響——每個晶體管的成本降低也有開始降速。

  由于多方面的要求,傳統(tǒng)的技術(shù)縮放模型已變得更加復雜,更多的技術(shù)也開始被引入。例如替代沉積和蝕刻設(shè)備、新的互連和介電材料。與此同時,行業(yè)越來越依賴于新的設(shè)計技術(shù)協(xié)同優(yōu)化(DTCO)集成方法。

  順便說一句,各種2.5D和3D多die封裝產(chǎn)品的出現(xiàn)導致使用了“More than Moore”的出現(xiàn)。這些封裝中管die功能和工藝選擇的潛在多樣性為實現(xiàn)有效 密度和成本提供了其他折衷,這是摩爾定律的基礎(chǔ)。

  盡管有關(guān)于摩爾定律即將死亡的討論不絕于耳,但仍存在對新設(shè)備的巨大研發(fā)投資,這些新設(shè)備將繼續(xù)提供改進的性能,功率和面積。

  在最近由SEMI主辦的的高級半導體制造會議(ASMC)上,Intel的Design Enablement副總裁兼總經(jīng)理Gary Patton的主題演講,他概述了這些研發(fā)工作。同時他在有關(guān)“摩爾定律”的演講對未來的技術(shù)功能提出了樂觀的看法。

  Gary介紹了向全柵極(GAA)器件的過渡,該器件有望成為FinFET的直接后繼產(chǎn)品。(隨著重新引入單個晶體管寬度又是設(shè)計參數(shù)的設(shè)備,可能需要重新解釋晶體管/ mm ** 2密度度量。)

  3.png

  作為CMOS以外的潛在長期過渡,正在進行許多研究計劃 ,例如2D半導體材料(的陣列),例如MoS2,WS2和WSe2。

  在Gary的演講中,特別值得注意的是對工藝技術(shù)開發(fā)領(lǐng)域的描述,該領(lǐng)域可能沒有得到應(yīng)有的考慮。例如異構(gòu)半導體材料的3D單片集成,用于制造優(yōu)化的nFET和pFET器件。這種方法提供了持續(xù)的器件縮放,成熟工藝制造技術(shù)的集成,并且建立在現(xiàn)有(基于CMOS)電路設(shè)計經(jīng)驗的基礎(chǔ)上。

  在詳細介紹某些整體式3D可能性之前,他對異質(zhì)材料結(jié)合的描述也是很有見地的。

  Oxide Bonding和Donor Wafer Cleaving

  單片3D集成的目標是為設(shè)備制造提供多種堆疊的半導體材料。在主晶圓中制造晶體管的子集。隨后,將(不同半導體組成的)Donor Wafer結(jié)合到主體上,并在主體頂部上提供薄材料層以用于后續(xù)的器件處理。下圖說明了晶圓處理流程。

  4.png

5.png

  全厚度主晶圓提供機械支撐;薄的doner層不會顯著增加整體厚度,從而可以使用現(xiàn)有的處理設(shè)備和制造流程。(正如不久將要討論的那樣,用于處理doner層設(shè)備的熱預(yù)算受到限制,以免對現(xiàn)有的主機設(shè)備特性產(chǎn)生不利影響。)

  簡而言之,準備3D整體堆棧的步驟順序為:

  器件在主體(300毫米)晶圓上制造

  主晶圓接受薄介電層的沉積(例如,SiN和SiO2的化學氣相沉積)

  拋光主晶圓表面(例如,使用化學機械拋光)

  使用優(yōu)化的注入能量和劑量,對一個(300mm)doner晶圓進行H +(質(zhì)子)注入

  Doner晶圓和主晶圓鍵合

  在鍵合host和doner晶圓之前,采用特定的硅片表面清潔化學方法。兩個硅片表面必須是親水的,“原子上光滑的”并且具有高密度的化學鍵合位點(以防止在界面處形成微孔)。

  在特殊的對準器(帶有雙晶片卡盤)中,主硅片和Doner硅片彼此相對放置,對準并接觸。在初始的晶圓對晶圓界面鍵合穩(wěn)定之后,釋放Doner卡盤。

  然后,對復合材料進行熱退火步驟。該退火具有兩個關(guān)鍵功能: 加強鍵合界面,并允許注入的氫在半導體晶體中擴散,并成核形成H2。

  在Doner中會形成一個非常薄的H2層,其深度等于H +注入后最高的硅片位錯點。該H 2層在doner硅片晶體內(nèi)引入了結(jié)構(gòu)上較弱的界面。

  多年來,這種用于氧化物鍵合和Doner層轉(zhuǎn)移的技術(shù)已用于絕緣體上硅(SOI)晶片制備的生產(chǎn)中。(對成核退火步驟中H +擴散,H2層形成以及對doner硅片晶體的結(jié)構(gòu)影響的深入了解仍然是研究的活躍領(lǐng)域。)

  Gary的演講重點介紹了英特爾研究部門正在將這一層轉(zhuǎn)移技術(shù)應(yīng)用于3D單片集成的兩個領(lǐng)域,以進一步擴展摩爾定律。

  Si中的nFET,Ge中的pFET

  先進工藝開發(fā)面臨的問題之一是Si中相對較弱的空穴遷移率,尤其是在較高的空穴自由載流子密度和電場下。

  當前的工藝技術(shù)在pFET器件通道中引入了壓縮機械應(yīng)力,以提高空穴遷移率。最近的進步致力于直接在pFET器件通道中利用化學計量的Si和Ge的組合-即Si(x)Ge(1-x)-來利用Ge中更高的空穴遷移率。

  英特爾研究小組一直在使用3D單片集成技術(shù),該技術(shù)使用鍵合在Si主硅片頂部的Gedoner層,如下圖所示。

  6.png

7.png

  在這種情況下,在用于nFET的主晶圓上制造了FinFET器件結(jié)構(gòu),而在Ge doner層中的pFET使用了GAA拓撲。如上所述,選擇nFET高K,金屬柵極,源/漏摻雜外延和接觸金屬的工藝流程和材料選擇,使其與Ge施主層的后續(xù)熱處理和pFET的制造兼容(例如, <600C)。

  在制造GAA pFET源極/漏極Epi,器件氧化物和金屬柵極(使用替換柵極工藝)以及源極/漏極觸點之后,在兩個晶體管層之間形成通孔。

  上面還顯示了一個300mm晶圓上的Ge doner層厚度的示例分布圖,顯示了整體層轉(zhuǎn)移過程的出色均勻性(整個晶圓上的變化小于3nm)。

  下圖描述了3D單片反相器邏輯門(低至VCC = 0.5V)的最終3D橫截面,(短通道)Si nFET和Ge pFET特性,以及Vout與Vin傳輸特性。Ge pFET的離子對Ioff曲線說明了應(yīng)變Si器件的改進特性。

  8.png

  使用垂直堆疊在Si層頂部的Ge層進行異構(gòu)集成為CMOS邏輯實現(xiàn)提供了獨特的機會,有助于擴展摩爾定律。

  GaN主體上的Si doner硅片

  上一節(jié)介紹了一種在Ge pFET中實現(xiàn)改善的空穴遷移率的方法。出現(xiàn)高級工藝開發(fā)問題的另一個領(lǐng)域是需要與常規(guī)CMOS邏輯集成的高效RF級設(shè)備。對于5G(及更高版本)應(yīng)用的需求,對于mmWave功率放大器,需要最佳的器件截止頻率(Ft)和最大振蕩頻率(Fmax)響應(yīng),對于低噪聲放大器具有相應(yīng)的低噪聲特性,并且對于RF開關(guān)具有快速的開關(guān)速度。增強型GaN器件出色的Ioff和低Ron吸引了高效集成穩(wěn)壓器設(shè)計。

  Gary強調(diào)了英特爾研究團隊為開發(fā)GaN器件與常規(guī)Si CMOS電路的單片異構(gòu)集成所做的工作。

  下圖說明了在主硅片(Si襯底)上的外延層中制造各種GaN組件的制造-例如,增強型和耗盡型nFET,肖特基柵極FET和肖特基二極管(無高電平)。-k柵極氧化物電介質(zhì))。還顯示了最終結(jié)構(gòu)的橫截面。

9.png

10.png

  在這種情況下,doner硅片是Si,用于制造nFET和pFET器件,就像用于模擬功能,數(shù)字信號處理和邏輯/存儲器一樣。(P溝道GaN器件的制造極具挑戰(zhàn)性。)

  以前的Si nFET和Ge pFET單片集成的電路級CMOS集成需要一致的(且具有攻擊性)設(shè)計規(guī)則,而(RF)GaN器件和(CMOS)Si器件的獨特應(yīng)用使這兩種技術(shù)脫鉤。與Si FinFET相比,GaN器件的尺寸可能與FET相差很大(例如,對于Ron非常低,W> 10um),或者具有更長的溝道長度以支持高壓應(yīng)用。

  與在鍵合doner Ge pFET層之前制造的主體Si nFET一樣,GaN器件在隨后的doner Si層轉(zhuǎn)移和nFET / pFET器件制造中具有很大的耐受性。

  下面顯示了(長溝道)GaN增強模式和耗盡型nFET器件的典型Ids對Vg曲線,以及在doner層中制造的Si nFET和Si pFET器件的特性。

11.png

12.png

  總結(jié)

  FinFET器件在摩爾定律中的下一個發(fā)展將是GAA拓撲。3D單片集成確實可以促進繼續(xù)摩爾定律的機會,將用于SO硅片制造的鍵合層轉(zhuǎn)移技術(shù)擴展到更廣泛的半導體材料,例如Ge和GaN。這將有助于減輕與引入“Beyond CMOS”材料工藝相關(guān)的風險。

  對于從高性能計算到高頻RF信號處理的各種應(yīng)用,跟蹤各種類型的設(shè)備的垂直堆疊的進展和創(chuàng)新將非常有趣。

  學術(shù)界成員在ASMC上的一則評論引起了我的注意。他說:“我發(fā)現(xiàn)學生對追求微電子學作為研究領(lǐng)域的興趣正在減弱。他們聽到”摩爾定律已死“,并得出結(jié)論認為這一領(lǐng)域已經(jīng)停滯了。”

  坦率地說,我想不起來比現(xiàn)在有更多的機會在設(shè)備研究,處理技術(shù)和電路/系統(tǒng)應(yīng)用程序開發(fā)方面取得重大進展。如果您是閱讀本文的學生,請意識到延續(xù)摩爾定律過程中,有許多激動人心的經(jīng)歷。



微信圖片_20210517164139.jpg

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。

相關(guān)內(nèi)容