目前中國半導體國產設備自給率僅約12%，其中前道設備中含金量最高的關鍵九類設備的國產化率皆<10%，甚至在高端工藝中的國產化率近乎為0。國產前道設 備商還有極大的增長空間，前道設備也已成為國家的重點扶持方向。目前國產九類前道設備技術逐漸成熟，多數達14nm先進制程，其中國產商最具潛力的領域 包括刻蝕、CVD、PVD、清洗、量測等，國內增存量替代空間大。

　　完整PPT報告內容，請在雷鋒網公眾號對話框回復關鍵詞“ 21624”獲取。

　　1

　　半導體前道設備的價值為何？

　　前道設備是用于芯片制造的核心設備，沒有前道設備就沒有芯片，是半導體產業(yè)鏈的關鍵支撐，其中又以集成電路為主要應用領域。

　　半導體全產業(yè)鏈：設計—制造（前道）—封裝（后道）

　　半導體下游主要應用為集成電路（2018）

　　前道設備：行業(yè)價值量大且集中度高，占Fab資本支出的70%

      前道設備屬于資金/人才/技術密集的行業(yè)，技術領先是行業(yè)競爭關鍵。根據SEMI數據，2020年全球半導體設備產值為608億美元。前道設備在產 業(yè)鏈中屬于輕資產的技術密集型行業(yè)。技術領先的設備才能生產出先進制程的芯片，因此技術是壟斷市場的關鍵。

　　前道設備競爭格局寡頭壟斷，行業(yè)領先者享有大部分利潤：近年來芯片制造工藝已經發(fā)展至14nm以下的先進制程，對于前道設備的技術門檻要 求很高，全球前五大設備企業(yè)占市場份額70%，形成寡頭壟斷的市場格局，行業(yè)中少數的企業(yè)享有大部分的市場利潤。

　　半導體設備支撐10倍大的芯片制造產業(yè)，具有重要放大作用。

　　前道設備：九種設備覆蓋八類工藝，是將晶圓制成芯片關鍵。

　　單 晶 硅 片 制 造：拉單晶 磨外圓 切片 倒角 削磨/研磨 CMP粗拋制 造 （ 前 道 工 藝）：氧化退火 CVD沉積 光刻曝光 刻蝕 離子注入 PVD鍍膜 CMP拋光 清洗（重復數十次：通過前道量測設備（反復控制工藝質量））封 測 （ 后 道 工 藝 ）：晶圓檢測 背面減薄 晶圓切割 引線鍵合 模塑 封裝成型 裝箱

　　前道九類設備：光刻/刻蝕/CVD三項設備市場規(guī)模最大

　　爐式設備

　　具體工藝/涉及材料：氧化/擴散/退火工藝  提供硅片氧化退火處理 以達到要求的氧化環(huán)境  硅片、氧氣惰性氣體等

       國外廠商：AMAT、TEL、日立    國內廠商：北方華創(chuàng)

       CVD化學氣 相沉積設備

　　具體工藝/涉及材料： 各種材質薄膜生長工藝 通過化學反應將氣體物質 沉積在硅片上形成薄膜  前驅氣體、惰性氣體

       國外廠商：AMAT 、LAM、TEL     國內廠商：沈陽拓荊

       光刻機

　　具體工藝/涉及材料： 曝光工藝 將掩模版上圖形通過曝光/ 顯影轉移至光刻膠襯底上  光刻膠、惰性氣體等

國外廠商：ASML、Canon、Nikon 光刻機     國內廠商：上海微電子

刻蝕設備

　　具體工藝/涉及材料： 各種材質刻蝕工藝 干法刻蝕通過電漿將光刻 膠上的圖形轉移至硅片上  靶材、氧氣、惰性氣體

國外廠商：LAM、TEL、AMAT      國內廠商：中微公司、北方華創(chuàng)

前道九類設備：PVD/清洗/量測設備市場規(guī)模位于第二梯次

　　前道三大關鍵設備：光刻/刻蝕/CVD沉積，決定芯片技術節(jié)點

圖形轉移至芯片的制程如下：（1）薄膜沉積工藝（CVD/氧化）在晶圓上沉積一層待處理的薄膜。（2）光刻工藝：把光刻膠涂抹在薄膜上，再通過 曝光光刻和顯影將光罩上的圖形轉移至光刻膠（3）刻蝕工藝：刻蝕晶圓上未被光刻膠覆蓋的區(qū)域，將光刻膠上的圖形轉移到晶圓商。最后去除光 刻膠后，即完成圖形從光罩到晶圓的轉移。

　　先進制程采用多重圖形工藝，實現(xiàn)芯片微縮：芯片的先進制程總共需要數十層掩模版和數百道的刻蝕和薄膜沉積工藝。在紫外光波長只有193nm的 情況下，為了使得芯片達到14nm以下的線距，需通過反復循環(huán)刻蝕和薄膜沉積，逐層將掩膜板上的細微結構圖形轉移到晶圓上。

　　多重圖形工藝中，光刻/刻蝕/CVD工藝的步驟數量比例大致為 1：4：2。因此，刻蝕和CVD的工藝用量提升最多，光刻則是單次工藝的成本最高。

　　前道設備價值持續(xù)提升：摩爾定律使得每代芯片降本增效

前道設備的價值量未來十年可望隨著摩爾定律持續(xù)提升。全球芯片制造龍頭臺積電已經計劃在2025年以前陸續(xù)推出5nm/3nm/2nm制程芯片，2030 年以前持續(xù)推進3D芯片制造和系統(tǒng)性封裝技術。為了獲得摩爾定律帶來的紅利，芯片制造企業(yè)將通過前道設備在單位面積內放入更多的電晶體。

　　未來十年，行業(yè)已經具備延續(xù)摩爾定律的技術工藝。即使行業(yè)部分聲音認為半導體距離制程微縮的極限已經不遠，摩爾定律將逐漸失效。但是縱 觀來看，只要科技持續(xù)創(chuàng)新，就仍然有方法提高電晶體的密度，例如：3D芯片制造技術和系統(tǒng)性封裝技術。

　　摩爾定律十年內不會消失：SoC結合SiP技術延續(xù)工藝革新

       摩爾定律十年內已經找到技術發(fā)展方向， 未來主要將結合SoC和SiP兩條路徑，帶動 前道設備的需求：

　　 SoC系統(tǒng)級芯片 （More Moore） SoC是從設計角度出發(fā)，通過電路設計 將系統(tǒng)所需的組件高度集成到一塊芯 片上，在一個芯片上集結了各種功能 模塊，擁有更高的芯片密度和運算能 力。但是，近年來SoC芯片的生產成本 越來越高，技術難度和障礙升高，逐 漸出現(xiàn)技術瓶頸，因此行業(yè)開始同步 發(fā)展SiP系統(tǒng)級封裝技術，將SoC芯片 和存儲芯片或其他功能芯片封裝集成 為一顆新的芯片，提高芯片的性能和 縮小尺寸。

　　SiP系統(tǒng)級封裝（More than Moore） SiP是從封裝的角度出發(fā)，把多個半導 體芯片和元器件封裝在同一個芯片內 ，組成一個系統(tǒng)級的芯片。例如將存 儲芯片和系統(tǒng)級芯片SoC通過穿孔的方 式連接在一起，使得每單位集成更多 晶體管，大幅提高芯片性能，縮小芯 片尺寸。突破了傳統(tǒng)封裝PCB線寬尺寸 較大的瓶頸。

　　SoC系統(tǒng)級芯片：鰭式電晶體FET是實現(xiàn)7nm以下的關鍵技術

鰭式電晶體FET結構技術可以讓閘級長度（芯片線距）持續(xù)微縮，目前7nm/5nm技術節(jié)點為FinFet，預計2022年后的5nm/3nm將往GAAFet發(fā)展。

　　FinFet已成為14nm以下芯片主流結構：在過去的制程節(jié)點推進中，主要是通過縮小電晶體的閘級長度來減少芯片尺寸。但是隨著閘級長度變 ?。ㄩl級和電子通道接觸面積也變?。┻M而導致閘級電壓調節(jié)能力變弱（導致短路），因此，F(xiàn)inFet立體結構可將閘級接觸面積由二維增加 為三維，讓減少閘級長度的同時也能增加閘級接觸面積， FinFet已成為14nm以下芯片主流結構。

　　GAAFet（Gate-All-Around）預計為3nm以下芯片的電晶體結構，有望在未來幾年保持晶體管持續(xù)微縮發(fā)展：GAAFet是一種多閘極電晶體，通 過環(huán)繞式電子通道設計，增加閘級的接觸面積。GAAFet是當前FinFet的進化版晶片生產技術，使晶片更小，處理速度更快且更省電，是一 項全新的電晶體架構。根據行業(yè)預期，三星和臺積電均已經投入GAAFet技術研發(fā)。

　　3D芯片制造技術：從IC設計角度集成三維結構芯片提升效能

       3D芯片制造技術已經領先應用于3D NAND存儲芯片，未來將有更多芯片嘗試往3D結構方向發(fā)展。

　　3D芯片制造技術，是除了3D封裝技術以外，從設計角度集成三維結構芯片的方法，但是技術難度高，目前主要應用于存儲芯片NAND和DRAM。

　　存儲芯片通過三維結構增加存儲容量和性能：（1）3D NAND技術節(jié)點包括64層/96層/128層，行業(yè)預期未來將疊加至500層，技術工藝還會持 續(xù)推進。目前三星等國際廠商的技術節(jié)點即將退出128層結構的3D NAND。（2）DRAM技術節(jié)點包括1x/1y/1z，目前制程已朝向1y/1z的三維結 構發(fā)展，未來隨著存儲容量提高和芯片尺寸縮小，結構的層數可望持續(xù)增加。

　　SiP系統(tǒng)性封裝：從封裝角度提高芯片性能的關鍵技術

      3D系統(tǒng)性封裝SiP是在芯片線距微縮難度提升的情況下，延續(xù)摩爾定律單位電晶體集成度增加、提高芯片性能的關鍵技術。

　　3D封裝大幅提升芯片效能，是未來三至五年的關鍵發(fā)展方向。（1）2.5D封裝的金屬連線尺寸大約10微米。2.5D封裝通過在硅基板上進行矽穿 孔（TSV），間接連接起邏輯芯片和存儲芯片。（2） 3D封裝的金屬連線尺寸大約為10nm。3D封裝是將芯片堆疊進行層間穿孔，直接連接起邏輯 電路和存儲芯片。在芯片上直接穿孔的孔徑比起在硅基板上穿孔的尺寸微小近千倍，因此，3D封裝比起2.5D封裝的技術難度非常大。

　　3D封裝相比2.5D技術可縮短芯片尺寸、減輕重量達40-50 倍； 根據行業(yè)數據，在速度方面，3D封裝可節(jié)約的功率使元件運轉速度加快而不增 加能耗同時，這種封裝在集成度、性能、功耗等方面更具優(yōu)勢。雖然實際意義上的3D系統(tǒng)性封裝技術尚處于研發(fā)階段，但近幾年可以看到越 來越多的 CPU、GPU、 存儲器開始應用 TSV 技術朝向三維結構發(fā)展，技術出現(xiàn)逐漸成熟的趨勢。

　　前道設備市場規(guī)模上升：受益于芯片材料/結構/工藝趨向復雜

前道設備的市場規(guī)模隨技術推動而持續(xù)上升，一代芯片技術依賴于一代工藝，而每代工藝都仰賴于前道設備實現(xiàn)。

　　材料/結構/工藝的進步，使得前道設備的技術難度越來愈高，1990至2020年半導體設備市場規(guī)模持續(xù)增長。（1）材料種類進步：Poly-Si、鎢、鋁 —> 鎢、銅—> 鎢、銅、鈷—>新材料。（2）結構技術進步：2D平面結構 —> FinFet結構—> GAAFet結構。（3）制程工藝進步：光刻技術—> 多 重圖形工藝—> 深紫外EUV+多重圖形工藝

前道設備技術節(jié)點推進：每代設備資本支出平均提升30%

前道設備資本支出未來五年將大幅增加。邏輯芯片、DRAM和3D NAND未來五年技術持續(xù)革新，平均每代前道設備投資額增加30% 。

　?。?）邏輯芯片從28nm至7nm設備投資額增加100%。（2）DRAM從25nm至16納米設備投資額增加40%。（3）3D NAND從2D至3D64層投資額增加60%。

　　前道設備向先進制程轉移，是未來發(fā)展必然趨勢

　　前道設備行業(yè)高度壟斷：龍頭企業(yè)以技術領先壟斷前道設備前道設備技術難度高、行業(yè)壁壘高，前五半導體設備商分別在不同前道設備細分領域具備技術優(yōu)勢：

　　 前道設備的行業(yè)集中度增加：2018年全球前十大半導體設備商占據市場份額的80%，其中又以前道設備占比最大（占比80%），因此前十大半導體設備 商皆以前道設備為主。前道設備的技術門檻隨著技術革新越來越高，導致行業(yè)集中度越來越高。

　　前五名半導體設備商，掌握細分領域市場份額大的前道設備：（1）AMAT是薄膜沉積設備的CVD和PVD設備龍頭。（2）LAM是刻蝕設備龍頭。（3）京東電子在刻 蝕設備、CVD設備穩(wěn)居第二名。（4）ASML是光刻機龍頭。（5）科磊半導體是檢測設備龍頭。因此，作為半導體設備商，前道設備是主要的競爭關鍵。

　　2

　　國產前道設備商迎來機遇—

　　國內下游制造密集擴產、國產設備技術成熟

　　5G/IoT/AI應用驅動：2020年全球半導體設備市場四千億

新技術和電子產品—>新一代的芯片工藝—>新一代前道設備需求。半導體設備行業(yè)擁有領先反映半導體行業(yè)變化的特質，半導體行業(yè)內存 在“一代設備，一代工藝，一代產品”的經驗，5G/IoT/AI等新技術興起，將促使半導體設備出現(xiàn)新一代設備更換需求。

　　至2020年，全球半導體設備銷售額預計將達600億美元，近似于4000億元人民幣。根據SEMI研究數據，我們認為，半導體設備市場增長主要 受益于三點：（1）新一代芯片制程工藝提升半導體設備的價格和數量。（2） 5G/IoT/AI等新應用帶來芯片制造商擴產需求。（3）中國半 導體芯片自主可控趨勢下，中國半導體Fab大規(guī)模擴產時對半導體設備的增量需求。

　　中國芯制造需求驅動：2020年中國半導體設備市場二千億元

中國將成為全球最大的半導體設備銷售市場，國產設備商迎來機遇。根據SEMI數據，至2021年，中國半導體設備銷售額預計為2,161億元。其 中，中國大陸銷售額預計為1,151億元、中國臺灣銷售額預計為1,010億元。國內巨大的市場需求為國產設備提供了發(fā)展機會。

　　中國半導體設備的整體國產化率僅12%，其中，前道設備中含金量最高的關鍵九類設備的國產化率皆<10%，甚至在高端工藝中的國產化率近乎 為0。因此，國產前道設備商還有極大的增長空間，前道設備也已成為國家的重點扶持方向。

　　產業(yè)轉移機遇：中國為芯片制造中心，全力建構中國芯產業(yè)鏈

中國大陸正是第三次半導體產業(yè)鏈轉移的目標地區(qū)。每一次半導體轉移皆會形成世界級半導體設備公司。全球半導體三次轉移過程如下：（1）美國轉至日本：在日本成就了一批世界級半導體材料企業(yè)，直至今日依然壟斷全球半導體原材料供應。（2）日本轉至韓國和中國臺 灣：在韓國成就了三星、LG、海力士等存儲芯片巨頭，在中國臺灣則成就了全球半導體制造龍頭臺積電。（3）從中國臺灣轉移至中國大 陸：國產化趨勢將助力中國半導體巨頭企業(yè)出現(xiàn)。我們預期中微公司將是此趨勢下的核心受益者。

　　中國大陸的芯片自給率僅15%，為了實現(xiàn)國內半導體產業(yè)鏈安全，前道設備自主可控將是長周期趨勢。根據SEMI數據，至2018年，中國大陸 集成電路市場規(guī)模為10,540億元，其中國產集成電路市場規(guī)模為1,618億元，自給率僅15%。為了解決國內大規(guī)模的芯片貿易逆差，中國開始 大規(guī)模投入芯片F(xiàn)ab制造，進而帶動半導體設備的大量需求。

　　3

　　九類前道設備——國產商最具潛力的領域：

　　刻蝕、CVD、PVD、清洗、量測

　　1、光刻機：技術最難的曝光工藝，完成芯片設計圖形轉移

光刻機：芯片設計圖形轉移工藝，全球市場份額每年近640億元

光刻機的曝光工藝：通過紫外光源照射掩模版，將掩模版上的圖形縮小十倍刻印在覆蓋晶圓的光刻膠之上，完成圖形從掩模版轉移至芯片。光刻工藝的流程為（1）光刻膠涂抹：將光刻膠按照離心力均勻涂抹在晶圓上；（2）前烘烤：軟烤光刻膠；（3）光刻曝光：使用光學系統(tǒng)，以紫外光照 射掩模版，使得光刻膠上沒有掩模版遮蔽的區(qū)域化學鍵會遭到破壞，過程中光源從掩模版投影到晶圓上的圖形節(jié)點大約會縮小4至10倍，因此，光 刻曝光是芯片制程微縮的關鍵工藝。例如10nm的芯片是通過100nm的掩模版投影形成；（4） 后烘烤：硬烤光刻膠。（5）化學顯影：使用顯影液將化 學鍵被破壞的光刻膠溶解去除，在光刻膠上顯影出芯片圖形，分為正光阻和負光阻兩種，現(xiàn)在普遍使用正光阻；

　　光刻工藝的設備主要分為兩種：（1）光刻曝光設備；（2）涂膠顯影設備。其中曝光光刻設備的技術難度和價值較高，是關鍵前道設備之一。

　　光刻機：技術精度要求高，設備單價隨技術革新翻倍增長光刻機是Fab中價格最貴的設備；芯片生產中需要20至30次光刻，耗費時間約為全部工藝的40%至60%；工藝成本極高，約為整個芯片制造工藝的30%。

　　光刻機的價格隨技術工藝革新翻倍增長：12寸0.13微米制程的光刻機價格約為1億元，而12寸45納米沉浸式光刻機約為4億元，12寸5納米極紫外光 （EUV）的光刻機更高達8億元，超過一臺F22戰(zhàn)斗機的價格，由于光刻機的技術高、生產難的特性，全球只有ASML能提供先進制程的光刻設備。

　　光刻機的制造技術難點：在于將光學系統(tǒng)應用于納米級制程時，光學系統(tǒng)將非常復雜，技術涉及精密光學、精密軌跡運動控制、高精度環(huán)境控制 等多項先進技術，且每一項技術的精密程度皆會影響工藝的結果，因此，即使價格高昂產能依舊不足，最先進的EUV光刻設備甚至呈現(xiàn)供不應求。

　　光刻機：核心零部件為光源、物鏡、精密控制系統(tǒng)光刻機中主要的裝置為光學系統(tǒng)，其中光源、物鏡是最關鍵的零部件，分別掌握著光源波長和數值孔徑，是影響芯片制程線距的關鍵。

　　光刻原理：光源產生光束經由矯正器和能量控制器達到適當能量，照射在掩模版上，通過物鏡補償光學誤差，將圖形縮小映射在涂抹光刻膠的晶圓。

　　光源：ArF沉浸式紫外光（14nm）至EUV極紫外光（10nm以下）ArF紫外光源在沉浸式光刻技術拓展下的物理極限是45nm，即使通過多重圖形工藝可以延續(xù)至14nm，但是10nm以下勢必將采用EUV光源。

　　光源的創(chuàng)新和投影系統(tǒng)的改進是光刻機性能增加的關鍵。每一次光源改進都大幅提升了芯片的制程節(jié)點，從ArF紫外光進步至EUV紫外光，光源 波長更是大躍進縮短（從193nm至13.5nm），即使EUV光刻機因技術困難而產能受限，但隨著技術成熟，EUV光刻機勢必為先進制程的關鍵設備。

　　ArF沉浸式紫外光+多重圖形工藝：制程從1.6 μm縮至14nmArF沉浸式紫外光結合多重圖形工藝突破光源波長的技術極限，實現(xiàn)芯片制程微縮至14nm，為2020年國內芯片制造商量產14nm芯片的主要光刻技術。沉浸式光刻技術：2000年，ArF紫外光的193nm成為技術瓶頸，繼續(xù)向下縮短光源波長非常難，難以再通過降低曝光波長提高分辨率。因此，ASML 聯(lián)手臺積電在2007年開發(fā)出沉浸式光刻技術，由于透鏡的折射率在水中的差異比空氣中小，通過將透鏡和晶圓浸入水中，紫外光經由透鏡與水之 間反射截面較小，數值孔徑可從傳統(tǒng)光刻的0.3提升為沉浸式式光刻的1.35，使得芯片制程從65nm得以向下微縮至40nm。

　　多重圖形工藝是沉浸式光刻技術下芯片制程從40nm向下微縮至14nm的關鍵。多重圖形工藝可分兩種：以多次光刻為主的間距分離技術（LELE）和 以多次刻蝕加上薄膜沉積工藝為主的間距分割技術（SAMP），由于前者需經過多次重復曝光，對于對準精度要求苛刻，導致成本較高；相較之下， SAMP技術只需一次高等級光刻工藝，剩余芯片微縮主要通過刻蝕和沉積工藝完成，從二重圖形（SADP）跨越至四重圖形（SAQP）在成本上也不會增 加太多，因此已成為目前芯片從40nm向下微縮至14nm的關鍵工藝。

　　EUV極紫外光：10nm以下制程關鍵，2020年進入需求爆發(fā)期EUV極紫外光刻機可望迎來需求爆發(fā)期，臺積電2019年已經成功基于EUV極紫外光量產7nm+芯片，全球主要芯片制造商也陸續(xù)進入14nm以下先進制程。

　　集成電路領域的邏輯芯片/存儲芯片（DRAM/NAND）皆需要使用波長為13.5nm的極紫外光EUV，實現(xiàn)先進制程10nm/7nm/5nm/3nm的芯片生產。

　　EUV技術在產能和功耗等效能正在逐漸提升：EUV紫外光刻機的技術原理是將高功率的二氧化碳激光以每秒5萬次打在直徑為30微米的錫液滴上，通 過高功率激光蒸發(fā)錫滴，使得電子脫落激發(fā)電漿產生極紫外光。極紫外光設備造價昂貴在于其技術難度非常高。

　　技術難點包括：（1）極紫外光的 收集：極紫外光容易被鏡頭玻璃和各種材料吸收，因此需在真空環(huán)境下操作，并使用布拉格反射鏡代替透鏡，一臺EUV光刻機得經過十幾面反射 鏡，將光從光源一路反射至晶圓，但是過程中光線也會被鏡面不斷吸收，導致最后的光線剩下2%。（2）射線功率提升：光線被多重吸收導致?lián)p耗 過多功率不足。（3）掩模版和光刻膠的技術革新：EUV光刻機采用不同的光源和反射光進行光刻，因此掩模版和光刻校的化學反應將不同，材料也 需要對應改進。（4）產能的提升：2017-2019年EUV光刻機產能從125片/H提升至155片/H，但相較于沉浸式光刻機的275片/H，還有提升空間。

　　EUV極紫外光：提升光刻圖形的分辨率，芯片制造高效化EUV極紫外光刻機相較于上一代ArF沉浸式紫外光源在圖形分辨率、制造時間、芯片設計的空間和芯片布局面積等皆具有優(yōu)勢。

　　EUV技術導入芯片圖形保真度可望提升70%、圖形面積減小50% ：根據三星數據，采用EUV技術的光刻圖形，保真度顯著優(yōu)于ArF的多重曝光工藝，其 差距達到70%。在版圖設計方面，EUV可以簡化布線，甚至降低設計復雜性，EUV技術與ArF的多重圖形技術相比，面積可縮小達50%……EUV技術大幅精簡光刻次數且成像效果更好：EUV可以刻出更細微的圖形，減少多重圖形工藝步驟數，使芯片微縮制造更為簡單、成像效果更佳。？ EUV技術節(jié)省制造時間：單次EUV曝光可以取代3次或更多的光學曝光，每個掩膜層制造可以節(jié)省大約1.5天時間圖片

　　EUV極紫外光：支撐多重圖形工藝延續(xù)，降低芯片制作成本EUV極紫外光刻機大幅降低多重圖形工藝的步驟數，進而降低芯片制造的成本和難度，提升芯片良率。

　　EUV光刻機導入7nm先進制程后大幅降本增效，是7nm以下制程不可替代的關鍵設備 ? 減少50%以上的工藝步驟數量和復雜度，提升產品良率：采用EUV光刻機刻出更細的圖形，取代過多的多重圖形工藝。在多重圖案工藝下，從二重圖 形/四重圖形/八重圖形的循環(huán)過程中，制程復雜度呈現(xiàn)幾何級別上升。因此，多重圖形工藝執(zhí)行的越多，良率的問題倍數和困難度將指數增加。

　　在實際制造流程中，EUV+SADP（雙重圖形工藝）可以取代 ArF沉浸式光刻+SAQP（四重圖形工藝），使得工藝數量減少一半以上。

　　降低50%以上的生產成本：EUV降低了芯片制造過程中成本最高的光刻次數，有效降低多重圖形工藝導致成本倍增的情況。

　　2、刻蝕設備：多重圖形刻蝕工藝，雕塑芯片往10nm以下微縮刻蝕設備：雕塑芯片使制程微縮，全球市場份額每年近770億元刻蝕工藝：通過多重圖形工藝“多次刻蝕”，使先進制程芯片線距得以持續(xù)微縮。預計2020年EUV光刻機導入后，多重圖形工藝仍然將繼續(xù)沿用。

　　刻蝕工藝在先進制程大量采用：SAMP間距分割技術（也稱側壁圖像轉移技）是多次刻蝕為主的多重圖形工藝。SAMP通過一次高等級光刻，結合多次刻 蝕和CVD沉積工藝制作出芯片的細微圖形，相較于LELE多重曝光技術，SAMP在10nm以下的復雜制程更具成本優(yōu)勢，已成為先進制程芯片的主流技術工 藝。SAMP可分為SADP和SAQP兩種，其中，SADP二重圖形工藝是通過刻蝕將原圖形的制程縮小2倍，SAQP四重圖形工藝是將圖形縮小為4倍。

　　刻蝕工藝數量大幅增加：在廣泛應用的四重圖形工藝中，光刻/刻蝕/CVD的工藝數量比例大致為1：4：2，因此刻蝕的工藝數量大幅增加。刻蝕設備需求量快速增長：受益于多重圖形工藝，先進制程Fab的刻蝕工藝步驟增加，為了保障工藝穩(wěn)定，一道刻蝕工藝即由一臺刻蝕設備負責。

　　刻蝕技術：等離子體刻蝕（干法）是先進制程的主流工藝等離子體刻蝕技術（干法刻蝕）可以刻蝕出“納米”級別的孔槽，因此，在集成電路先進制程中已成為目前主流技術，占比95%以上 。

　　干法刻蝕是應用等離子技術的刻蝕方法，通過反應腔生成電漿與硅片發(fā)生物理或化學反應（或兩種反應結合），從而去掉暴露的表面材料。干法刻 蝕的優(yōu)點在于圖形保真度好、圖形分辨率高，且可用于濕法刻蝕很難刻蝕的薄膜如氮化硅等材料，但設備復雜昂貴，是集成電路領域主要刻蝕技 術。

　　濕法刻蝕是以液體化學試劑以化學方式（如酸、堿和溶劑等）去除硅片表面的材料。濕法刻蝕的化學反應擁有選擇比高（正確的去除要刻蝕的材料 而不影響其他材料），反應速度快（刻蝕效率高）等優(yōu)勢，但是化學反應不具有方向性（各項同性的刻蝕），難以控制物質和器件的反應面積，因 此刻蝕圖形保真度低、清除性差，大多只使用在刻蝕尺寸較大（ 3微米以上）的圖形上。目前在大規(guī)模集成電路制造中，正被干法刻蝕所替代。

　　ALE原子層刻蝕：較等離子體刻蝕精準的新一代刻蝕技術原子層刻蝕是新一代刻蝕技術，用于刻蝕精細圖形結構，有鑒于其刻蝕速率慢、成本較高，并不會取代傳統(tǒng)等離子體刻蝕，而是作為技術互補。

　　等離子體刻蝕遇到困難，多重圖形工藝使得芯片結構更小更復雜：等離子體刻蝕通過高溫高壓轟擊進行刻蝕，雖然快速高效，但是容易損壞芯片結 構，且在反復刻蝕循環(huán)后，一個電晶體閘極結構可微縮至10nm，制程中只允許在1nm范圍變化，等離子體刻蝕在深寬比/選擇比/均勻性上出現(xiàn)難 關。

　　原子層刻蝕（ALE）具備超高選擇比和均勻性，可以更精準控制刻蝕區(qū)域。ALE技術將刻蝕工藝分為：一、改變表面性質（將氯氣分子吸附材料表面 形成氯化層）；二、去除已變化的表面物質（引入氬離子去除表面的氯化層）兩個步驟，此刻蝕技術具備自限制性，表面飽和及反應停止。因此，刻蝕 工藝的控制性高、均勻度好且為各項同性。目前，主要應用于傳統(tǒng)刻蝕無法處理的細微的孔洞和結構，隨著結構精細化，未來應用場景可望增加。

　　ALE原子層刻蝕：在先進工藝精細結構的應用需求日益增長原子層刻蝕目前可應用在電晶體SAC結構、EUV光刻、GAAFet工藝，隨著芯片更精細和出現(xiàn)三維結構（FinFet和3D NAND），ALE的應用需求正日益增長。

　　原子層刻蝕在先進制程工藝中用于要求精細的結構，2020年市場規(guī)模達4.5億美元。（1）電晶體SAC工藝應用：SAC工藝在晶體管柵極上方添加保護 性介電層，防止觸點對柵極短路。ALE可用于精準塑造出接觸孔輪廓，而不損傷間隔層；（2）EUV光刻工藝應用：導入EUV光刻后EUV掩模版會引起線 邊源粗糙，目前可用ALE的高均勻度將邊源粗糙變平滑。（3）GAAFet工藝應用：需要制作系硅鍺和硅交替層組成的超晶格機構。在工藝過程中，硅 鍺層必須被去除而不接觸硅層。此工藝目前只能通過ALE完成。綜上所述，根據晨星公司數據，至2020年，ALE在內的選擇性刻蝕市場達4.5億美元。

　　3、CVD設備：多重圖形沉積工藝，堆疊芯片多層結構CVD設備：多重圖形工藝+金屬層堆疊，推動CVD工藝持續(xù)增加技術節(jié)點愈先進的芯片金屬層數愈多，大幅提升CVD工藝的介電質薄膜沉積的用量。金屬層的介電質材料需通過CVD逐層沉積，例如0.18微米的芯片 工藝金屬層數為4至8層，65nm工藝為11層，先進制程20nm以下的芯片金屬層數可達20層以上。通過CVD工藝增加金屬層數可以使得芯片單位面積內 的連線密度增加，從而減少芯片的總體面積；有利于設計出充裕供電的電源網絡；解決布線擁塞的問題。

　　ALD原子層沉積：較等離子體CVD精準的新一代薄膜沉積技術ALD原子層沉積是下一代的化學薄膜沉積技術，具備表面自限制、自飽和吸附的特點，制備出來的薄膜具有優(yōu)異的精細度，在先進制程中被廣泛應用。

　　ALD原子層沉積工藝流程：（1）首先將第一種前驅體注入反應腔中，使得基材（一般是晶圓）表面皆吸附上前驅體，此反應具有自限制性的特性， 一旦晶圓全區(qū)域被覆蓋，吸附會隨即停止，過剩的前驅體不會再進行反應，（2）清除多余未反應的前驅體及副產物。（3）將第二種前驅體注入并 吸附基材表面，和第一層的表面附著物發(fā)生化學反應，進而生成所需的薄膜材料，此反應也是自限制的，一但前驅體耗盡，反應將立即停止，因此 控制性較高。（4）清除多余未反應的前驅體和副產物。通過反復進行以上工藝，將可以生成出制程所需的薄膜厚度。

　　ALD原子層主要分為兩種，傳統(tǒng)加熱ALD、等離子體ALD：傳統(tǒng)ALD技術由熱能驅動前驅體完成反應。等離子體輔助式ALD技術則是目前新興技術，可 以在更低溫的環(huán)境下，制作過去無法實現(xiàn)的特殊薄膜材料。

　　國際VS國內：AMAT技術全球領先，國產沈陽拓荊技術急起直追AMAT的CVD設備協(xié)同效應占據第一，大致和LAM、TEL三分天下；國產方面：沈陽拓荊棘在集成電路領域技術領先，14nm技術節(jié)點接近國際技術水平。

　　國際刻蝕設備商：AMAT的薄膜沉積設備技術水平全球領先，憑借產品組合的協(xié)同優(yōu)勢占據第一，但整體而言，各家大廠的CVD設備技術在伯仲之 間。

　　國產刻蝕設備商：國內CVD設備供應商有沈陽拓荊、北方華創(chuàng)、中微公司。其中，沈陽拓荊是國內唯一具備供應于12寸晶圓廠的先進制程集成電路 領域的CVD設備供應商，技術節(jié)點已達到14nm。北方華創(chuàng)CVD設備主要用于8寸晶圓廠各個領域。中微公司的MOCVD設備主要用于LED芯片的制備。

　　4、PVD設備：金屬化沉積工藝，實現(xiàn)芯片導線互連PVD設備：互連工藝中銅是金屬導線主要材料

　　銅是互連層之間的主流金屬導線材料，在現(xiàn)有材料中具備較低的電阻、更快的傳輸速度、較高的可靠性和性價比。

　　銅互連的技術難度隨金屬層數增加而提升：銅金屬導線是金屬層之間互連的關鍵，隨金屬層數增加，技術制備隨著制程微縮而變難，在銅導線的制 備過程中還需沉積鉭（Ta/TaM）薄膜作為阻擋層，用來防止銅污染介電質層，阻擋層的薄膜越來愈小越來越窄，因此技術難度高。

　　銅取代鋁，采用大馬士革工藝備制金屬導線：銅是近二十年來金屬導線的主流工藝，銅的導電性比鋁更好，且在先進制程微縮中銅導線可以隨著晶 體管尺寸進行縮放。銅導線制程一般采用PVD電鍍工藝，又稱為大馬士革工藝，將銅鑲嵌在刻蝕好的介電質圖形中。鋁金屬導線的缺點：鋁為在銅 以前的幾十年主要的互連線材料，但是鋁容易產生尖楔現(xiàn)象，引發(fā)PN結失效造成短路，因此逐漸被銅取代。

　　鎢：用于局部互連和連接電晶體的接觸孔主要材料鎢是局部互連層和接觸孔主流材料（以CVD制備），具有較低電阻率而廣泛應用，但是隨制程推進，接觸孔越來越小且窄，鎢在12nm制程遇到物理極限。？ 鎢沉積薄膜的厚度已經遇到物理限制，隨著晶體管微縮至12nm后，鎢無法再進一步縮小。因此，10nm以下的先進制程芯片鎢開始被鈷部分取代。

　　鈷：較鎢和銅電性更好，是10nm以下先進制程關鍵材料鈷金屬材料可以突破現(xiàn)有金屬材料的物理限制，釋放10nm以下先進制程芯片的性能，是先進制程的關鍵材料。

　　鈷：先進制程導入鈷材料，使芯片運行速度提升圖片

　　鈷：已經在7nm制程取代鎢和銅的部分應用

　　摩爾定律下芯片材料必須滿足技術制程微縮，得以改善芯片性能、功耗和單位面積成本，如今鈷將取代鎢和銅延續(xù)摩爾定律發(fā)展。？ 銅和鎢在12納米的局部互連和接觸孔迎來物理極限，導致釋放FinFET工藝芯片出現(xiàn)瓶頸，鈷金屬有望在10nm以下先進制程中延續(xù)摩爾定律發(fā)展。

　　鈷目前只會取代部分的鎢和銅，不會完全取代：根據TEM數據，7nm制程芯片中的接觸孔，鈷只有取代一半（下層）的接觸孔，另外一半（上層） 依然采用鎢，由于在實際應用上制程尚未成熟，鈷在接觸孔還無法完全取代鎢，但是應用量可望持續(xù)增長。

　　5、離子注入設備：離子摻雜工藝，激活芯片生命力離子注入設備：取代擴散技術成為納米級芯片主流參雜工藝離子注入技術已經逐漸取代擴散技術，受益其技術特性在先進制程芯片的注入參雜物濃度和深度輪廓分布更為精密。

　　離子注入已經成為主流摻雜技術：摻雜制程可分為擴散和離子注入兩種技術，摻雜制程是指在硅晶圓中加入雜質元素，進而改變晶圓襯底材料的電 學性質，是半導體制程中關鍵的工藝技術。根據摻雜的技術原理，摻雜可分為熱擴散和離子注入兩種，由于在現(xiàn)代先進集成電路生產環(huán)節(jié)中，需要 更精密的摻雜物濃度、摻雜能量、擴散情況等參數控制，離子注入的技術特性相當符合，已成為芯片主要摻雜方式。

　　離子注入技術具備低溫和精密度高的優(yōu)勢，可以在芯片制成尺寸更小、空間結構更復雜的情況下實現(xiàn)元素摻雜，但是會對晶格產生損傷。

　　離子注入技術：通過退火工藝修補注入時造成的電晶體損傷離子注入工藝過程中的離子轟擊會導致的硅晶格被破壞，必須通過退火工藝修復硅晶格才能激活摻雜后的電晶體。

　　離子注入工藝導致晶格損傷。離子注入工藝中，帶有能量的正離子束轟擊摻雜，同時導致硅原子撞擊出晶格結構而損傷硅片晶格。如果注入的雜質 量較多，還可能使得注入層比拿出非晶結構，導致間隙雜質無法表現(xiàn)出相應的電學性質，因此需通過高溫退火過程后才能激活摻雜的雜質元素。

　　退火工藝被用于修復晶格損傷。通過快速熱處理設備RTP，用極快的升溫和在目標溫度1000度C左右短暫的持續(xù)時間對硅片進行處理，快速的升溫過 程和短暫的持續(xù)時間能夠修復晶格缺陷，進而激活雜質，優(yōu)化芯片在離子注入工藝后的導電性能。

　　離子注入設備：等離子體注入控制系統(tǒng)為關鍵技術離子注入設備是前道設備中最復雜的設備之一，最主要由離子源、離子質量分析器、離子加速器、掃描系統(tǒng)四個零部件組成。？ 離子注入工藝主要流程：（1）離子源：將氣體形態(tài)的摻雜化合物原材料導入反應腔，加入電場和磁場交作用形成電漿等離子體。（2）離子加速 器：離子束從反應腔萃取出來后，將受到電場牽引而加速前進，并在通過磁場后進行二次加速，提高離子束射程。（3）離子質量分析器：通過質 量分析器篩選需要的離子源。（4）掃面系統(tǒng)：通過精準的離子掃描系統(tǒng)，保障摻雜離子能夠均勻地注入至整個硅晶圓上。？ 為了使得電晶體在整個芯片上能表現(xiàn)的正常甚至更好，在離子注入制程后，必須通過監(jiān)控與量測維持制程的穩(wěn)定性。

　　離子注入設備：中、低濃度離子束是先進制程關鍵技術離子注入設備按照離子束的濃度可分為高能量、高電流、中/低電流離子束三種設備。

　　離子注入工藝中必須遵守三大方向控制注入工藝的精度：（1）摻雜物類型；（2）接觸面深度；（3）摻雜物濃度。在芯片制程中，必須清楚知道每 一區(qū)的摻雜濃度與接觸面深度，因此，必須精準控制離子注入的能量和離子束的電流。所以為了應對不同的制程工藝和半導體材料，需要采用不同 類型的離子注入設備達到制作的需求。

　　中、低電流的離子束注入設備隨著芯片結構精細化而逐漸增加。常用的生產型離子注入設備主要有三種類型：（1）高能量離子束：超高能量的深 度摻雜；（2）高電流離子束：高能量的源極和漏極摻雜；（3）中/低電流離子束：低能量的精細工藝結構。

　　六、CMP研磨設備：化學機械拋光工藝，芯片結構平整化CMP研磨設備：芯片結構平整化，全球市場份額每年近120億元CMP化學機械拋光研磨工藝是使芯片中的金屬導線平坦化的關鍵，使得芯片可以實現(xiàn)更密集的電路，提高芯片效能、減小芯片尺寸。

　　CMP是以化學腐蝕和機械力對加工過程中的硅晶圓或其他襯底材料進行平滑處理：CMP制程是通過將硅片固定在拋光頭的最下面，將拋光墊放置在 研磨盤上，由拋光頭以一定的壓力壓在旋轉的拋光墊上進行拋光。在拋光過程中，亞微米和納米磨粒和化學溶液組成的拋光液會在硅片和拋光墊 之間流動，在離心力的作用下，通過拋光液研磨和機械設備的摩擦作用，將化學反應物從硅片表面去除并溶解帶走，實現(xiàn)硅片的高精度平坦化。

　　CMP市場可分為設備和材料，其中CMP設備占比32%。CMP材料占比68%。

　　CMP研磨技術：需要拋光材料和設備之間的精密合作CMP研磨工藝中是在設備高速運轉下實現(xiàn)納米級的細微研磨，需要化學材料和機械設備之間的精密合作，才能實現(xiàn)完美的研磨效果。

　　CMP設備：負責機械研磨拋光。CMP設備為維持研磨過程中整片芯片與研磨墊之間均勻接觸，需要實時針對研磨頭與研磨平臺進行方向調整和向下 施壓的校準，過程中參數復雜且精密。其中，主要的零部件包括（1）研磨頭；（2）研磨墊整理器；（3）檢測系統(tǒng)；（4）清洗系統(tǒng)。

　　CMP材料：負責化學反應移除目標化合物。CMP工藝需要加入化學品和芯片表面產生的化學反應，配合機械研磨精度才能到達納米級別，CMP材料主 要包括（1）拋光液；（2）拋光墊。

　　CMP材料：拋光液是含金量最高的耗材

　　CMP拋光液技術難度高、產品價格貴，市場價值較大。拋光液是CMP制程中必備的一次性耗材，其中配方高達一百種物質以上，技術相當復雜。拋光液影響研磨效果的關鍵參數包括：研磨顆粒大小、研磨顆粒含量、研磨顆粒的凝聚度、酸堿度、氧化劑含量、流量、粘滯系數等，是對拋光 效果的影響最多的拋光材料，且隨著半導體材料復雜化，還需要開發(fā)新的拋光液進行研磨。

　　7、爐式設備：熱處理工藝，芯片的氧化/擴散/退火爐式設備：芯片熱處理技術，全球市場份額每年近120億元爐式設備用于前道制程中的熱處理工藝，在500℃至1000℃高溫環(huán)境中進行氧化/擴散/退火等關鍵制程。

　　熱處理工藝主要為氧化/擴散/退火三項：芯片制程中需通過熱處理工藝反復進行，熱處理主要是為了熱擴散、再結晶、轉移物質相、去除變形等 制程。熱處理工藝包括氧化、驅散、驅入、沉積、退火和熱燒結等，將芯片經過熱處理后得以進行下一步前道工藝。

　　爐管設備主要分為立式爐/臥式爐/RTP設備三種：（1）立式爐和臥式爐是傳統(tǒng)的爐管式熱處理設備：分別以水平和垂直的方式將晶圓送至管狀反 應腔中進行高溫處理，其中，立式爐逐漸取代占地面積太大的臥式爐。（2）RTP快速熱處理設備：是通過輻射熱源照射單片晶圓進行高溫反應， 由于一次專注于加熱一片晶圓，熱處理的控制精度大幅提升，因此，在先進制程工藝中RTP設備的應用正逐漸增加。

　　熱處理技術：芯片的退火、氧化為主要應用領域圖片

　　爐式設備：立式爐管是目前主要的熱處理設備

　　立式爐是目前使用最廣泛的爐式設備，具備批量化加熱處理、低成本的優(yōu)點，但是在加熱和退火的速度和控制精密度不如RTP設備。

　　立式爐廣泛應用于8寸和12寸的集成電路制造：立式爐制程中將晶圓置于石英塔架上，塔架會緩慢垂直上升至石英工藝腔中進行熱處理反應。

　　爐式設備：先進制程推進下，RTP技術為未來主要發(fā)展趨勢RTP快速熱處理設備的加熱和退火速度遠高于爐管設備，從常溫20℃加熱至數百℃只需要一秒左右，且受熱均勻，是先進制程下的關鍵加熱設備。

　　RTP主要采用燈光輻射性熱源，一次加熱處理一片晶圓，受熱均勻性好且可以精密控制加熱程度，RTP可以分為RTO和RTA兩種，分別應用于快速熱氧 化和快速熱退火制程，兩者設備主要差別在于反應腔通入的氣體不同，RTO通入氧氣進行氧化反應，RTA通入氬氣或氮氣等惰性氣體避免氧化反應。

　　8、清洗設備：清除各種污染物，提升芯片良率清洗設備：提升芯片良率關鍵，全球市場份額每年近250億元清洗工藝是提升先進制程芯片良率的關鍵：先進制程芯片微縮 —> 集成電路元件密度增加、制程復雜化，需要更多清洗工藝和更精密的清洗技術。

　　清洗工藝需穿插在半導體各項前道制程中，循環(huán)多次清洗：在半導體制作的光刻-刻蝕-薄膜沉積等過程會經過多種化學反應，為了有效去除制程中 的微塵顆粒和各種工藝中化學反應造成的金屬污染等，必須在制程中反復一次又一次的進行清洗工藝，以維持晶圓表面的清潔。

　　清洗工藝在先進制程工藝數量達到200道以上，在制程中占比33%。根據ACRM數據，20nm芯片的清洗工藝達到200道以上，隨著制程微縮將繼續(xù)上升。

　　污染物會影響芯片制造的良率，為晶圓廠帶來損失：污染的晶圓除了造成芯片品質較差，還可能導致其他價格高昂的前道設備受損。因此，清洗工 藝是先進制程的關鍵工藝之一。

　　清洗設備：清洗工藝隨著芯片精度提升而大幅增長清洗設備是先進制程芯片提升良率的關鍵：摩爾定律推動芯片制程/工藝/材料精密化、潔凈度標準更高—>清洗設備的精密度和需求量持續(xù)增長。

　　9、量測設備：優(yōu)化各前道制程工藝，提升芯片良率量測設備：前道制程質量優(yōu)化，全球市場份額每年近480億元量測設備用于前道檢測，貫穿芯片制造各道工藝環(huán)節(jié)進行質量控制和優(yōu)化，確保芯片的質量和性能符合產品設計的標準。

　　檢測設備可分為前道制造、后道封測兩大應用領域：（1）前道檢測（IC制造中的質量把控）：通過光學/電子束檢測IC制造過程中，各個工藝造成 的芯片缺陷和工藝成功是否達到參數要求；（2）后道檢測（IC制造完成后的檢測封裝）：通過電學測試芯片效能，在芯片出貨前做最后把關。

　　前道檢測設備（量測設備）的技術難度和設備含金量高于后道檢測設備。在IC制造前道工藝中，從氧化擴散開始至光刻、CVD、刻蝕、離子注入等 各個環(huán)節(jié)會進行各種化學和物理反應，在芯片制造的技術節(jié)點精密度達納米級情況下，任何一個環(huán)節(jié)出現(xiàn)技術不精確或外在環(huán)境污染等因素都會形 成芯片缺陷，導致產品良率降低甚至是大規(guī)模的芯片報廢。因此，有別于后道檢測設備，前道檢測設備在缺陷檢測和參數量測的標準皆比后道檢測 設備更為嚴苛。

　　量測設備：前道檢測工藝隨著芯片精度提升而大幅增長量測設備是提升先進制程芯片良率的關鍵：先進制程芯片微縮 —> 芯片的結構/工藝/材料復雜化—>需要更精密、更精密的量測技術和更多的設 備。

　　量測設備：需對應各種制程工藝，設備種類繁雜量測設備的技術和應用復雜且多樣，主要應用于光刻、刻蝕、氧化/薄膜沉積、CMP四個主要的前道制程環(huán)節(jié)。

　　量測設備可分為八類設備，主要以光學檢測技術為核心：晶圓制造的核心在于芯片上的成膜厚度和均勻度、圖案的精確程度等參數，由于各家晶圓 廠所用的工藝不同，前道檢測設備一半需要針對制程工藝進行客制化，使得量測設備種類較為繁雜。其中，應用領域主要可分為主要八類設備：厚 膜量測設備、光學OCD設備、形貌測量設備、掩模板測量設備、套刻誤差測量設備、五圖形晶圓檢測、有圖形晶圓測量設備、電子束測量設備。

　　量測設備：先進制程推進下，檢測技術穩(wěn)定性成為競爭關鍵前道檢測技術至10nm以下將將需要新的檢測技術和設備，檢測技術的先進性和穩(wěn)定性獲得客戶認可將是競爭力關鍵。

　　檢測技術獲得客戶認可是量測設備的競爭關鍵：量測設備有別于前道制造設備，其功能為了降低損失風險并提升芯片生產效益，雖然量測設備的技 術相較于前道制造設備較低，但是每一個制程的檢測工藝都皆不能有差錯，否則會顯著影響芯片的成敗。因此，量測設備通常需要客戶長期驗證， 憑借設備穩(wěn)定的表現(xiàn)和精度的測試能力獲得客戶認可。

　　芯片的結構/工藝/材料復雜化，推動量測技術持續(xù)發(fā)展：制程微縮和三維結構對于量測設備精確測量芯片的圖案尺寸、薄膜厚度、層間對齊、圖案 位置、表面形貌和電光特性帶來新的挑戰(zhàn)，同時也推動量測技術持續(xù)發(fā)展。

　　光刻、刻蝕、薄膜沉積、CMP的四個工藝決定了芯片中電晶體的圖形和微觀結構，是量測設備主要應用領域。

　　4

　　國產前道設備標的

　　北方華創(chuàng)：雙結構化產業(yè)機遇，由大做強倍顯張力在全球半導體產業(yè)進入弱周期化發(fā)展的背景下，中國大陸在雙重結構化機遇下，產業(yè)具備顯著的跨周期發(fā)展屬性，這對核心設 備材料的需求拉動是獨樹一幟且持續(xù)的，①產品需求結構化：手機和各類IoT終端等存量巨大的電子產品核心芯片替代率仍舊較 低，制造節(jié)點配套和升級需求持續(xù)旺盛，同時，存儲器、功率器件和通用 代工等量產導入迎來“礎潤而雨”的戰(zhàn)略機遇期；②區(qū)域發(fā)展結構化：資本開支和需求結構化綜合拉動 大陸區(qū)域持續(xù)穩(wěn)健高速成長，WSTS數據顯示，2013~2018年大陸半導體產業(yè)規(guī)模年均復合增長率約11%，是唯一持續(xù)實現(xiàn)2位數增 長的區(qū)域，且其他次快區(qū)域復合增長率均不足2%。

　　晶盛機電：國產硅晶圓制造設備的領航者

　　中國大陸硅片供應商主要生產6英寸及以下的硅片，通過ittbank統(tǒng)計，目前中國12英寸晶圓廠產能已達46.3萬片/月，若包含 在建和計劃中的產能，12英寸晶圓廠產能可達109.8萬片/月。大尺寸硅片對技術要求極高，主要技術壁壘是硅片純度和良率問 題，其純度需要達到11個9以上（即99.999999999%）；同時大尺寸硅片對切割、倒角、磨削等加工環(huán)節(jié)工藝要求都很高，國內目 前的技術水平還難以達到高良率，很難得到客戶認可，而大硅片作為最核心的半導體材料，是我國必須實現(xiàn)自主可控的環(huán)節(jié)。