《電子技術(shù)應用》
您所在的位置:首頁(yè) > 電子元件 > 業(yè)界動(dòng)態(tài) > Chiplet新技術(shù),延續摩爾定律

Chiplet新技術(shù),延續摩爾定律

2022-10-20
來(lái)源:芯路芯語(yǔ)
關(guān)鍵詞: chiplet 摩爾定律

  Chiplet 又稱(chēng)芯?;蛘咝⌒酒?,它是將一類(lèi)滿(mǎn)足特定功能的 die(裸片),通過(guò) die-to-die 內部互聯(lián)技術(shù)實(shí)現多個(gè)模塊芯片與底層基礎芯片封裝在一起,形成一個(gè)系統芯片,以實(shí)現一種新形式的 IP 復用。目前,主流系統級單芯片(SoC)都是將多個(gè)負責不同類(lèi)型計算任務(wù)的計算單元,通過(guò)光刻的形式制作到同一塊晶圓上。

  比如,目前旗艦級的智能手機的 SoC 芯片上,基本都集成了 CPU、GPU、DSP、ISP、NPU、Modem 等眾多的不同功能的計算單元,以及諸多的接口 IP,其追求的是高度的集成化,利用先進(jìn)制程對于所有的單元進(jìn)行全面的提升。而 Chiplet 則與之相反,它是將原本一塊復雜的 SoC 芯片,從設計時(shí)就先按照不同的計算單元或功能單元對其進(jìn)行分解,然后每個(gè)單元選擇最適合的半導體制程工藝進(jìn)行分別制造,再通過(guò)先進(jìn)封裝技術(shù)將各個(gè)單元彼此互聯(lián),最終集成封裝為一個(gè)系統級芯片組。

  Chiplet 可以大幅提高大型芯片的良率

  隨著(zhù)高性能計算、AI 等方面的巨大運算需求,集成更多功能單元和更大的片上存儲使得芯片不僅晶體管數量暴增,芯片面積也急劇增大。芯片良率與芯片面積有關(guān),隨著(zhù)芯片面積的增大而下降。一片晶圓能切割出的大芯片數量較少,而一個(gè)微小缺陷則可能直接使一顆大芯片報廢。Chiplet 可將單一 die 面積做小以確保良率,并用高級封裝技術(shù)把不同的芯粒集成在一起。

  Chiplet 有利于降低設計的復雜度和設計成本

  Chiplet 芯片一般采用先進(jìn)的封裝工藝,將小芯片組合代替形成一個(gè)大的單片芯片。利用小芯片(具有相對低的面積開(kāi)銷(xiāo))的低工藝和高良率可以獲得有效降低成本開(kāi)銷(xiāo)。除芯片流片制造成本外,研發(fā)成本也逐漸占據芯片成本的重要組成部分,通過(guò)采用已知合格裸片進(jìn)行組合,可以有效縮短芯片的研發(fā)周期及節省研發(fā)投入。同時(shí) Chiplet 芯片通常集成應用較為廣泛和成熟的芯片裸片,可以有效降低了 Chiplet 芯片的研制風(fēng)險,從而減少重新流片及封裝的次數,有效節省成本。

  Chiplet 有望降低芯片制造的成本

  SoC 中具有不同計算單元,以及 SRAM、I/O 接口、模擬或數?;旌显?。除了邏輯計算單元以外,其他元件并不依賴(lài)先進(jìn)制程也通常能夠發(fā)揮很好的性能。所以,將 SoC 進(jìn)行 Chiplet 化之后,不同的芯??梢愿鶕枰獊?lái)選擇合適的工藝制程分開(kāi)制造,然后再通過(guò)先進(jìn)封裝技術(shù)進(jìn)行組裝,不需要全部都采用先進(jìn)的制程在一塊晶圓上進(jìn)行一體化制造,這樣可以極大的降低芯片的制造成本。以 AMD 為例,AMD 第二代 EPYC 服務(wù)器處理器 Ryzen 采用小芯片設計,將先進(jìn)的臺積電 7nm 工藝制造的 CPU 模塊與更成熟的格羅方德 12/14nm工藝制造的 I/O 模塊組合,7nm 可滿(mǎn)足高算力的需求,12/14nm 則降低了制造成本。

  全球半導體芯片巨廠(chǎng)紛紛布局 Chiplet,Chiplet 未來(lái)市場(chǎng)空間廣闊

  AMD、臺積電、英特爾、英偉達等芯片巨頭廠(chǎng)商嗅到了這個(gè)領(lǐng)域的市場(chǎng)機遇,近年來(lái)開(kāi)始紛紛入局Chiplet。AMD 最新幾代產(chǎn)品都極大受益于“SiP + Chiplet”的異構系統集成模式;另外,近日蘋(píng)果最新發(fā)布的 M1 Ultra 芯片也通過(guò)定制的 UltraFusion 封裝架構實(shí)現了超強的性能和功能水平,包括 2.5TB/s 的處理器間帶寬。在學(xué)術(shù)界,美國加州大學(xué)、喬治亞理工大學(xué)以及歐洲的研究機構近年也逐漸開(kāi)始針對 Chiplet 技術(shù)涉及到的互連接口、封裝以及應用等問(wèn)題開(kāi)始展開(kāi)研究。據 Omdia 報告,預計到 2024年,Chiplet 市場(chǎng)規模將達到 58 億美元,2035 年則超過(guò) 570 億美元,市場(chǎng)規模將迎來(lái)快速增長(cháng)。

  UCIe:實(shí)現 Chiplet 互聯(lián)標準的關(guān)鍵

  隨著(zhù) Chiplet 逐步發(fā)展,未來(lái)來(lái)自不同廠(chǎng)商的芯粒之間的互聯(lián)需求持續提升。今年三月份出現的 UCIe, 即 Universal Chiplet Interconnect Express,是一種由 Intel、AMD、ARM、高通、三星、臺積電、日月光、Google Cloud、Meta 和微軟等公司聯(lián)合推出的 Die-to-Die 互連標準,其主要目的是統一 Chiplet(芯粒)之間的互連接口標準,打造一個(gè)開(kāi)放性的 Chiplet 生態(tài)系統。UCIe 在解決 Chiplet 標準化方面具有劃時(shí)代意義。

  借助 UCIe 平臺,未來(lái)有望實(shí)現更加完整的 Chiplet 生態(tài)系統

  UCIe 產(chǎn)業(yè)聯(lián)盟發(fā)布了涵蓋上述標準的 UCIe1.0 規范。UCIe 聯(lián)盟在官網(wǎng)上公開(kāi)表示,該聯(lián)盟需要更多半導體企業(yè)的加入,來(lái)打造更全面的 Chiplet 生態(tài)系統。同時(shí),加盟的芯片企業(yè)越多,意味著(zhù)該標準將得到更多的認可,也有機會(huì )被更廣泛的采用。UCIe標準出現的最大意義在于,巨頭們合力搭建起了統一的 Chiplet 互聯(lián)標準,這將加速推動(dòng)開(kāi)放的 Chiplet 平臺發(fā)展,并橫跨 x86、Arm、RISC-V 等架構和指令集。在 UCIe 標準下,未來(lái)或許能推出同時(shí)集成 x86 的 Chiplet 芯片和 RISC-V 的Chiplet 芯片的處理器,并通過(guò)架構的混用同時(shí)滿(mǎn)足 PC 和移動(dòng)應用生態(tài)的需求。

  先進(jìn)封裝:將 Chiplet 真正結合在一起的關(guān)鍵

  UCIe 聯(lián)盟為 Chiplet 指定了多種先進(jìn)封裝技術(shù),包括英特爾EMIB、臺積電CoWoS、日月光FoCoS-B等。Chiplet雖然避免了超大尺寸 die,但同時(shí)也意味著(zhù)超大尺寸封裝,又高度融合晶圓后道工藝,更在封裝方面帶來(lái)了極限技術(shù)挑戰,如封裝加工精度和難度進(jìn)一步加大,工藝窗口進(jìn)一步變窄,通用設備比例降低,設備升級需求大等。除此之外,散熱和功率分配也是需要考慮的巨大問(wèn)題。目前頭部的 IDM 廠(chǎng)商、晶圓代工廠(chǎng)以及封測企業(yè)都在積極推動(dòng)不同類(lèi)型的先進(jìn)封裝技術(shù),以搶占這塊市場(chǎng)。

  芯片測試:保證 Chiplet 良率,使 Chiplet 能夠正常運行,測試設備數量和性能都有更高需求

  由于 Chiplet 中封裝了多個(gè) die,每一個(gè) die 都不能失效才能保證 Chiplet 正常運轉。過(guò)去對于一些較低成本的芯片通常采取抽檢,但若采用Chiplet 則需要全檢,以確保每一個(gè) die 都能正常工作。在對異構集成進(jìn)行測試時(shí),一方面要確保組裝的裸晶功能完好,另一方面還要提高裸晶在系統中的自檢能力。不同于標準 IP,Chiplet 設計難度大幅增加,需要產(chǎn)業(yè)鏈上下游廠(chǎng)商協(xié)同設計,因此在測試方法上也更加復雜和困難。

  后摩爾時(shí)代,Chiplet 給中國集成電路產(chǎn)業(yè)帶來(lái)了巨大發(fā)展機遇

  首先,芯片設計環(huán)節能夠降低大規模芯片設計的門(mén)檻;其次半導體 IP 企業(yè)可以更大地發(fā)揮自身的價(jià)值,從半導體 IP 授權商升級為 Chiplet 供應商,在將 IP 價(jià)值擴大的同時(shí),還有效降低了芯片客戶(hù)的設計成本,尤其可以幫助系統廠(chǎng)商、互聯(lián)網(wǎng)廠(chǎng)商這類(lèi)缺乏芯片設計經(jīng)驗和資源的企業(yè),發(fā)展自己的芯片產(chǎn)品;最后,國內的芯片制造與封裝廠(chǎng)可以擴大自己的業(yè)務(wù)范圍,提升產(chǎn)線(xiàn)的利用率,尤其是在高端先進(jìn)工藝技術(shù)發(fā)展受阻的時(shí)候,還可以通過(guò)為高端芯片提供基于其他工藝節點(diǎn)的 Chiplet 來(lái)參與前沿技術(shù)的發(fā)展。

 更多信息可以來(lái)這里獲取==>>電子技術(shù)應用-AET<<

微信圖片_20210517164139.jpg

本站內容除特別聲明的原創(chuàng )文章之外,轉載內容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀(guān)點(diǎn)。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng )文章及圖片等內容無(wú)法一一聯(lián)系確認版權者。如涉及作品內容、版權和其它問(wèn)題,請及時(shí)通過(guò)電子郵件或電話(huà)通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話(huà):010-82306118;郵箱:aet@chinaaet.com。
少妇特殊按摩高潮惨叫无码,被喂饱的室友(H)御书屋,成人欧美一区二区三区视频,在厨房挺进市长美妇雪臀大宝