《電子技術(shù)應用》
您所在的位置:首頁(yè) > 模擬設計 > 設計應用 > 基于SiP技術(shù)的信號處理通道設計
基于SiP技術(shù)的信號處理通道設計
電子技術(shù)應用
徐波
中國西南電子技術(shù)研究所
摘要: 隨著(zhù)軍用無(wú)人機等航電系統不斷朝著(zhù)小型化、智能化、綜合化的方向發(fā)展,如何有效滿(mǎn)足裝備的低SWaP(Size,Weight and Power)要求成為一大難題。介紹了某型寬帶綜合化數字預處理模塊的研制,利用“裸芯片+高密度基板”系統級封裝(SiP)的方式對信號處理平臺(DSP、FPGA、SerDes和DDR芯片)進(jìn)行集成,替代目前業(yè)界普遍采用的“封裝芯片+印制板+平面集成”的傳統方式,實(shí)現寬帶綜合化數字信號處理模塊的高密度集成。在主要性能指標(可編程邏輯資源、定點(diǎn)處理能力、浮點(diǎn)處理能力、數據傳輸速率)不變的情況下,使得信號處理模塊的面積降低為45 mm×45 mm,重量降低到103 g。
中圖分類(lèi)號:TN47 文獻標志碼:A DOI: 10.16157/j.issn.0258-7998.234694
中文引用格式: 徐波. 基于SiP技術(shù)的信號處理通道設計[J]. 電子技術(shù)應用,2024,50(6):27-31.
英文引用格式: Xu Bo. Signal processing channel design based on SiP technology[J]. Application of Electronic Technique,2024,50(6):27-31.
Signal processing channel design based on SiP technology
Xu Bo
Southwest China Institute of Electronic Technology
Abstract: As military UAVs and other avionics systems continue to develop in the direction of miniaturization, intelligence, and integration, how to effectively meet the low SWaP (Size, Weight and Power) requirements of equipment has become a major problem. In this paper, the development of a certain type of broadband integrated digital preprocessing module is introduced, and the signal processing platform (DSP, FPGA, SerDes and DDR chip) is integrated by using the "bare chip + high-density substrate" system-in-package (SiP) method, which replaces the traditional method of "packaging chip + printed board + planar integration" commonly used in the industry, and realizes the high-density integration of broadband integrated digital signal processing module. Under the condition that the main performance indicators (programmable logic resources, fixed-point processing capabilities, floating point processing capabilities, and data transmission rates) remain unchanged, the area of the signal processing module is reduced to 45 mm×45 mm, and the weight is reduced to 103 g.
Key words : system in package(SiP);software-defined radio;signal processing;broadband integration;airborne platform;design of the microminiaturization

引言

隨著(zhù)現代無(wú)線(xiàn)通信技術(shù)朝著(zhù)數字化、寬帶化、綜合化和智能化方向的發(fā)展,軟件無(wú)線(xiàn)電處理平臺也變得更加復雜。某航空綜合射頻系統的數字預處理模塊是一個(gè)數字電路復雜系統,模塊采用的通用信號處理平臺也由原單通道增加為三通道結構。而通道數的增加進(jìn)一步壓縮PCB布局空間,同時(shí)也對模塊功耗、可靠性和面積均產(chǎn)生嚴重影響。因此,如何最大限度的實(shí)現通用信號處理平臺的小型化、功能集成化以及輕量化,對降低系統功耗、提升可靠性、減少面積,滿(mǎn)足裝備的低SWaP(Size,Weight and Power)[1]等方面有十分重要的作用。

在數字預處理模塊中,信號處理通道均采用軟件無(wú)線(xiàn)電中傳統的“DSP+FPGA”架構。每個(gè)信號處理通道的主要功能是完成中頻及基帶信號的處理。其中,FPGA主要完成信號的預處理功能,DSP主要完成信號處理與數據處理功能,DSP芯片外接DDR芯片用于臨時(shí)數據的緩存。由于系統現階段已具備基本的元器件清單,元器件所能承受的應力、環(huán)境溫度等信息也都比較清楚,因此本階段采用了“應力法”對系統進(jìn)行可靠性評估。


本文詳細內容請下載:

http://www.ihrv.cn/resource/share/2000006025


作者信息:

徐波

(中國西南電子技術(shù)研究所,四川 成都 610036)


Magazine.Subscription.jpg

此內容為AET網(wǎng)站原創(chuàng ),未經(jīng)授權禁止轉載。