電流傳輸器和單增益放大器被模擬設計人員大量使用，特別是在信號處理應用和有源網(wǎng)絡結(jié)合方面[1]。電流傳輸器是繼運算放大器之后出現(xiàn)的一種功能強大的標準部件，將其與其他電子元器件組合起來可以十分簡便地構(gòu)成各種特定的電路結(jié)構(gòu)。FABRE A在1995年，提出了基于CCII結(jié)構(gòu)的CCIII[2，3]，CCIII可以被視為一個單增益的電流控制電流源電路。
    由于第三代電流傳輸器是一種電流模式電路，在精度、帶寬和轉(zhuǎn)換速率等方面均優(yōu)于傳統(tǒng)電壓型運算放大器（VOA）。CCIII由此應用于實現(xiàn)多種多功能濾波器及電感模擬和全通部件方面。CCIII采用基本電流鏡，由于基本電流鏡的線性度有限且輸出阻抗較低，使得DC和AC性能偏低。優(yōu)點是低增益誤差，高線性度和較寬的頻率響應，而且Z端口的輸出阻抗較高。
    本文在原有CCIII電路的基礎上，改進電流鏡結(jié)構(gòu)，應用共源共柵電流鏡和改進共源共柵電路組成的電流鏡，后一種電流鏡具有較大的輸出阻抗和良好的線性，基于這兩種電流鏡結(jié)構(gòu)提出了一種新型的CCIII雙輸出CMOS實現(xiàn)電路，仿真結(jié)果顯示該電路具有良好的線性，Z端口有很高的輸出阻抗和較好的輸入輸出電流增益。
1 電路設計
1.1 第三代電流傳輸器基本電路
    理想雙輸出第三代電流傳輸器的電路符號如圖1所示，式（1）為其理想端口特性矩陣[4]。矩陣中的正號表示電流流進Z端，負號表示電流流出Z端口，用此來區(qū)分CCIII+和CCIII-。
 
    由圖1和式(1)可以看出，CCIII是一個四端口器件，端口X、Y均為電流輸入端，且電流方向相反。X端口的電壓跟隨Y端口電壓，Z+端口和Z-端口的電流均跟隨X端口的電流。

    CCIII的基本實現(xiàn)電路如圖2所示，它由4個基本電流鏡(M5，M6)(M7，M8)(M13，M14)(M15，M16)和晶體管（M1-M4，M9-M12）組成，輸入端X，Y的電流分別經(jīng)輸出級晶體管M19-M20和M17-M18傳輸?shù)絑+和Z-。兩端口Z+和Z-的輸出電阻如式（2）：

    可見，CCIII基本電路的輸出阻抗是一個有限值，取決于輸出級MOS管的輸出電阻。CCIII的基本結(jié)構(gòu)模型在10 MHz頻率范圍內(nèi)雖然擁有很好的電壓和電流跟隨特性，但作為電流模式電路，其Z端口的輸出阻抗偏低，只有幾千歐，實際應用中需要外接高阻值電阻完成電流到電壓的轉(zhuǎn)換。這種現(xiàn)象可以通過改變CCIII電路結(jié)構(gòu)提高輸出電阻的方法加以改善。
1.2 高輸出阻抗電流鏡
    圖3列出4個選擇源電路。圖3（a）的共源共柵電流鏡在M4進入三極管區(qū)域之前需要較大的輸入電壓（VGS1+VGS3）[5]，圖3（b）的威爾遜電流鏡[6]兩端的最小允許電壓與共源共柵電流鏡兩端的最小允許電壓相近，比其小一個MOS管的開啟電壓。其他兩個共源共柵電路需用較低的電源電壓 ，其中輸入電壓等同于單晶體管（M1）的柵源電壓。使用圖3（a）電路的弊端是它可能在晶體管進入三極管區(qū)域之前降低輸出信號幅度的最大值，而圖3（b）威爾遜電路的缺點是它的輸出電阻約為共源共柵電流鏡的一半。由于這個原因，共源共柵電流鏡一般比威爾遜電流鏡更受歡迎。

    圖3（c）的校準共源共柵電流鏡[7]和圖3（d）的改進共源共柵電流鏡很容易調(diào)節(jié)。電路的輸入電壓擺幅都很大，類似于最簡單的雙晶體管電流鏡。圖3（c）中，M2的漏源電壓VDS2基本保持不變，這是因為VGS3基本上保持不變。由于VGS1=VDS1，VDS1隨Iin的增加而增加，反之亦然。由于VDS2不變，無法忽略的溝道長度調(diào)制效應使得Iout的變化小于Iin，故Iout/Iin的比率是Iin的單調(diào)遞減函數(shù)。
    在圖3（d）中，M3和M4之間的柵電壓基本上保持不變是因為穩(wěn)定電流Io驅(qū)動VGS2時保持穩(wěn)定。當M4的寬長比比M3的寬長比大得多時，VGS4的變化遠遠小于VGS3的變化，而此時M3的耗盡層電壓隨M1的耗盡層電壓的變化而變化。因此，該圖中Iout/Iin的比率基本保持不變，即Iout變量接近Iin變量的各種值。為此，圖3（d）改進共源共柵電流鏡中的電流傳遞函數(shù)比圖3（c）校準共源共柵電流鏡中的電流傳遞函數(shù)更線性化。
1.3 基于改進共源共柵電流鏡的CCIII
    為了進一步提高電路的性能，在基于基本電流鏡的CCIII電路的基礎上提出了基于共源共柵電流鏡和改進共源共柵電流鏡的CCIII電路。具體電路如圖4所示。

    該傳輸器基于共源共柵電流傳輸器和4個改進共源共柵電流鏡(M18，M27，M34，M29，IREF1)和(M20，M32，M36，M30，IREF2)(M17，M21，M33，M23，IREF1)以及（M19，M26，M35，M24，IREF2）組成，輸入端X、Y的電流分別經(jīng)輸出級晶體管(M19，M20，M26，M32)和(M17，M18，M21，M27)傳輸?shù)絑+和Z-。
    圖4中晶體管M33、M34、M35、M36扮演的角色和圖3（d）中的M2是一樣的，從圖4可以看出，傳輸器電路的電流鏡傳輸信號只沿一個方向，傳輸器也沒有內(nèi)部頻率補償電容，故電路中的電容比普通傳輸器電路的電容小得多。
2 電路仿真
    本文采用TMSC 0.35 ?滋m CMOS工藝，電源電壓VDD=2.5 V，VSS＝-2.5 V，應用Hspice在LEVEL49模型參數(shù)下對圖4中的電路的主要特性參數(shù)Vx/Vy和Iz/Ix，輸出電阻等都進行仿真。
    電壓和電流的直流傳輸特性分別如圖5(a)和圖5(b)所示。圖5(a)中從端口Y輸入電壓，從端口X輸出電壓。X端帶有負載電阻，輸出端Z接地。仿真結(jié)果顯示在-1.5 V～1.3 V范圍內(nèi)Vx和Vy線性度較好。圖5(b)中端口X和Z短路。從仿真結(jié)果可以看出，Iz+max=1.5 mA，Iz+min=-1.5 mA，Iz-max＝1.3 mA，Iz-min=-1.4 mA。

    電壓和電流的頻率響應分別如圖6(a)和圖6(b)所示，電壓Vx/Vy，Iz+/Ix，Iz-/Ix的f-3 db的截止頻率分別為183.2 MHz、103.4 MHz、93.4 MHz。

    由于在實際中CCIII的阻抗Zz+、Zz-和Zy不可能為無窮大，而Zx不可能為零，因此，考慮到電流電壓量相對于理想值的偏移，各端口偏差系數(shù)為α=Iy/Ix，β=Vx/Vy，γ=Iz+/Ix，δ=Iz-/Ix。所有仿真結(jié)果見表1。

    目前電流傳輸器已發(fā)展到第三代。本文在CCIII基本電路的基礎上，提出了一種基于共源共柵電流鏡和改進共源共柵電流鏡的新型電流傳輸器，該電流鏡能明顯增大Z端口的輸出電阻，提高電流線性。本文采用TMSC 0.35 μm工藝，應用HSPICE對改進后的電路進行仿真。仿真結(jié)果顯示電路的輸出電阻明顯增大，電壓和電流線性度和增益精度也有很大改善。
參考文獻
[1] SEDRA A，ROBERTS G.The current conveyor：history，progress and new results.IEE Proceeding Part G，1990；I37：78-87.
[2] FABRE A.Third-generation current conveyor：a new helpful active element.IEEE，1995：338-339.
[3] PIOVACCARI A.CMOS integrated third-generation current conveyor.IEEE Electronics Letters，1995，31(15).
[4] OZOGUZ S ,KUNTMAN H，CIECKOGLU O.First-order allpass filter realization using a modified third generation  current conveyor.IEEE Circuits and Systems for Communications，2002：66-69.
[5] 拉扎維.模擬CMOS集成電路設計.陜西：西安交通大學出版社，2003：116-121.
[6] DAVID A，JOHNS，Ken Martin.模擬集成電路設計.機械工業(yè)出版社，2005：98-99.
[7] SACKINGER E，GUGGENBUHL W.A high-swing，high-impedance MOS cascade circuit.IEEE Journal of Solid-State Circuits，1990，25：289-298.