久久综合综合久久综合,Caoliu社区地址一地址二,24小时高清免费资源在线观看

頭條

銀湖資本完成對Altera的51%股權收購

銀湖資本完成對Altera的51%股權收購

北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。

萬人FPGA大賽正式開賽

2017/8/1，蘇州--2017年8月1日，由與非網、愛板網、摩爾吧聯(lián)合主辦，Mouser、Lattice、蘇州思得普公司贊助的2017年萬人FPGA挑戰(zhàn)大賽正式啟動，此次大賽的主題為“只有更寬容的平臺，才能造就更強大的人才”，重點面向有意向學習FPGA的各大高校學生以及電子愛好者。

發(fā)表于：8/4/2017

各顯神通集成電路創(chuàng)新人才匯聚濱海新區(qū)

我國擁有著全球最大的集成電路市場，同時也對集成電路設計、應用創(chuàng)新高端人才有著極大的需求。在市場需求拉動及國家相關政策的支持下，我國集成電路產業(yè)呈現(xiàn)出穩(wěn)步發(fā)展的態(tài)勢。日前，第七屆“大學生集成電路設計?應用創(chuàng)新大賽” 京津冀分賽區(qū)總決賽在天津泰達雙創(chuàng)示范區(qū)舉行。本次大賽是由由工業(yè)和信息化部人才交流中心、北京市教委指導，北京電子學會、IEEE中國、北方芯云科技聯(lián)合主辦的集成電路人才培養(yǎng)領域全國知名賽事。

發(fā)表于：8/3/2017

第七屆大學生集成電路設計?應用創(chuàng)新大賽京津冀分賽區(qū)決賽在天津泰達舉行

第七屆大學生集成電路設計?應用創(chuàng)新大賽是由由工業(yè)和信息部人才交流中心、北京市教委指導，北京電子學會，IEEE中國，北方芯云科技聯(lián)合主辦的集成電路人才培養(yǎng)領域全國知名賽事。大賽自2011年首次舉辦至今，已經成功召開六屆，吸引了國內近百所高校，數千名電子工程專業(yè)的學子參賽，現(xiàn)已成為集成電路教育領域的年度盛事。大賽旨在建設教育界與工業(yè)界的交流平臺，開展人才對接，項目合作，業(yè)內論壇等服務活動，合作共贏，推進中國集成電路事業(yè)發(fā)展。

發(fā)表于：8/1/2017

基于FPGA的CMOS相機實時數據處理設計

針對CMOS圖像傳感器輸出的LVDS串行數據在傳輸過程中因數據無法對齊引起誤碼率升高，圖像分辨率降低問題，提出一種基于現(xiàn)場可編程門陣列FPGA的CMOS相機實時數據處理研究方案。采用VHDL硬件語言，對數據處理進行模塊化設計，確保高速數據的正確采樣，減少誤碼產生。經軟件仿真及實測表明：該方案設計合理，系統(tǒng)運行穩(wěn)定可靠，解決了高分辨率圖像在高速傳輸中的數據校正問題，輸出的圖像輪廓清晰、無斑點。

發(fā)表于：8/1/2017

FPGA設計需注意的方方面面

不管你是一名邏輯設計師、硬件工程師或系統(tǒng)工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協(xié)議的復雜系統(tǒng)中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號完整性和其他的一些關鍵設計問題。不過，你不必獨自面對這些挑戰(zhàn)，因為在當前業(yè)內領先的FPGA公司里工作的應用工程師每天都會面對這些問題，而且他們已經提出了一些將令你的設計工作變得更輕松的設計指導原則和解決方案。

發(fā)表于：7/20/2017

基于FPGA的交通視頻快速去霧系統(tǒng)的設計與實現(xiàn)

針對霧天交通監(jiān)控視頻圖像退化問題，提出了一種基于FPGA架構的霧天交通視頻圖像快速去霧系統(tǒng)。首先將采集到的實時圖像數據緩存到SDRAM中，然后在亮度分量基礎上估計傳播圖，最后基于大氣散射模型復原清晰圖像。該系統(tǒng)利用FPGA并行運算處理能力強、邏輯資源豐富等特性，針對PAL制式640×480彩色圖像，處理速度為60幀/s。實驗結果表明，該系統(tǒng)在保證輸出視頻質量的前提下達到了很好的去霧效果。

發(fā)表于：7/11/2017

FPGA火力支持百度強化機器學習布局

中國搜索引擎大廠百度已將人工智能、機器學習視為公司未來發(fā)展的主要方向，并對相關領域進行大量投資。為了強化其公有云服務支持人工智能算法的能力，該公司在其全新公有云加速服務器中部署了賽靈思（Xilinx）的FPGA。百度FPGA云端服務器是百度云推出的一項全新服務，其采用高效的賽靈思Kintex FPGA、工具和軟件，能滿足發(fā)展及部署于包含機器學習和數據安全等硬件加速的數據中心應用需求。

發(fā)表于：7/11/2017

基于FPGA的GPS基帶產生與控制模塊設計

全球定位系統(tǒng)（GPS）基帶信號可以用于導航定位設備的研發(fā)、性能測試以及生成式欺騙干擾信號的產生。針對一種基于現(xiàn)場可編程門陣列（FPGA）的GPS基帶信號產生與控制模塊進行研究，主要通過硬件電路設計和軟件代碼編寫，利用FPGA生成C/A碼、P碼，利用直接數字式頻率合成器（DDS）產生L1、L2載波等功能，實現(xiàn)了多路可控增益GPS信號同時輸出。測試結果表明，本設計輸出增益可調、輸出頻點可控，可以為射頻模塊提供多路基帶信號及控制信號。

發(fā)表于：7/10/2017

基于FPGA的高速串行數據收發(fā)接口設計

針對傳統(tǒng)ADC/DAC應用中采樣數據并行傳輸存在線間串擾大、同步難等問題，設計了一種基于高速串行協(xié)議——JESD204B的數據收發(fā)接口。以Xilinx公司V7系列FPGA為核心控制單元設計電路，在單通道傳輸速率為6 Gb/s的條件下完成數據收發(fā)測試，驗證了傳輸過程中數據的同步性、準確性及整體方案的可行性。設計結果表明，這種串行傳輸方式不僅解決了并行傳輸所帶來的諸多問題，還降低了制板設計時PCB布線的復雜程度、減少了板層數量、節(jié)約了成本。

發(fā)表于：7/6/2017

基于FPGA的極化碼譯碼研究及實現(xiàn)

在二進制離散無記憶信道中極化碼可以達到其信道極限容量，并且實現(xiàn)的復雜度較低，這在通信領域無疑是一個重大突破，因此在FPGA中實現(xiàn)極化碼的譯碼有著非常重要的研究意義。首先介紹了SC（Successive Cancellation）譯碼算法，并將該算法的蝶形結構改進為線形結構從而提高了譯碼效率；接著對譯碼算法做了包括最小和譯碼、定點量化和資源共享的改進，以便于在硬件中更容易實現(xiàn)；最后在FPGA中實現(xiàn)了極化碼的譯碼并給出了測試波形以及對不同編碼塊長度的綜合資源進行了對比。實驗結果表明，譯碼的最高頻率可達145 MHz，吞吐率可達36.4 Mbps。

發(fā)表于：7/4/2017

感谢您访问我们的网站，您可能还对以下资源感兴趣：

欧美色综合二区

啊~CAO死你个小SAO货视频亚洲免费 wwwxx欧美国产欧美日韩亚洲