頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。 最新資訊 PLC為工業(yè)污水處理系統(tǒng)，提供了有效的自控方法 目前，我國大多數(shù)污水處理控制系統(tǒng)自動化水平不高、安全性低、管理不當(dāng)，效率普遍低于世界標(biāo)準(zhǔn)。污水處理系統(tǒng)中的曝氣過程控制、數(shù)據(jù)通訊和監(jiān)控管理是急需解決的主要問題。 發(fā)表于：8/26/2018 PLC在江西某自來水廠中的應(yīng)用 水和電是人類生活不可缺少的重要生產(chǎn)資料,節(jié)水節(jié)能已成為時代特征。我們的水電能源短缺的國家,面對城市污水肆意排放,水質(zhì)下降,如何使水質(zhì)達到日常生活,工業(yè)生產(chǎn)可靠性、穩(wěn)定性,直接影響居民的正常工作和經(jīng)濟的發(fā)展。 發(fā)表于：8/26/2018 羅克韋爾自動化新型控制器：幫助簡化機器安全系統(tǒng)，輕松地將安全性融入機器 各生產(chǎn)商和設(shè)備制造商不斷尋求各種方法，來對整個機器和系統(tǒng)的安全性進行簡化和標(biāo)準(zhǔn)化。借助羅克韋爾自動化全新的 Allen-Bradley Compact GuardLogix 5370 控制器，用戶不再需要采用單獨的網(wǎng)絡(luò)和控制器即可在多達 16 軸的應(yīng)用中實現(xiàn)安全及運動控制。因此，可更為輕松地將安全性融入各種標(biāo)準(zhǔn)機器和定制機器，從而簡化系統(tǒng)架構(gòu)。 發(fā)表于：8/26/2018 美國DARPA研發(fā)新算法，小型商用無人機變身自主偵察機 日前，美國國防高級研究計劃局（DARPA）演示了一種新算法，這種算法可以讓小型商用無人機變身自主偵察機，以便在城市廢墟里搜尋幸存者。 發(fā)表于：8/25/2018 汽車生產(chǎn)實現(xiàn)無PC化設(shè)計方案 通過將現(xiàn)場的電腦置換成C語言控制器和GOT，提高信息系統(tǒng)的可靠性。 發(fā)表于：8/24/2018 盲信號處理中FastICA算法的IP核設(shè)計 針對盲信號處理中FastICA算法處理速度慢、性能差的問題，提出使用FPGA實現(xiàn)FastICA算法的方案，以提高FastICA算法的處理能力。設(shè)計了基于Avalon總線的FastICA IP核，嵌入到SoPC和ASIC設(shè)計中。仿真測試結(jié)果表明,FastICA IP核實現(xiàn)了盲信號分離，處理速度是PC的20倍，滿足了高速盲信號處理的需要。 發(fā)表于：8/24/2018 基于FPGA的猝發(fā)式直擴載波同步技術(shù)研究與實現(xiàn) 針對短時猝發(fā)式直擴系統(tǒng)中大頻偏情況下信號載波的捕獲和跟蹤問題，提出了一種集掃頻、FFT頻率估計和數(shù)字鎖相環(huán)技術(shù)于一體的載波同步實現(xiàn)方案?；贛atlab進行方案仿真和基于FPGA平臺進行硬件實現(xiàn)，并通過EDA軟件SignalTap工具實時捕獲數(shù)據(jù)完成方案可行性驗證。結(jié)果表明，該方案可以滿足系統(tǒng)設(shè)計要求。 發(fā)表于：8/24/2018 基于FPGA的剩余電壓檢測系統(tǒng)的設(shè)計 提出了一種高準(zhǔn)確度低功耗的剩余電壓檢測方法。該測量裝置通過過零檢測電路獲取工頻同步信號，在工頻交流峰值時刻切斷待測設(shè)備的電源，由高輸入阻抗的輸入回路對待測設(shè)備的剩余電壓進行取樣;在NiosII的控制下,采用高速采樣保持電路和高精度模數(shù)轉(zhuǎn)換器實現(xiàn)設(shè)備掉電1 s和10 s后剩余電壓的在線檢測。實驗證明該測量裝置有較好的穩(wěn)定性，測量準(zhǔn)確度達到0.506%，滿足測量要求。 發(fā)表于：8/24/2018 基于FPGA的LVDS高可靠性傳輸優(yōu)化設(shè)計 針對LVDS高速鏈路傳輸過程中出現(xiàn)的誤碼及傳輸距離較短問題，分別從硬件和邏輯編碼方面提出各自優(yōu)化方案。硬件方面在LVDS發(fā)送端增加高速驅(qū)動器，接收端增加自適應(yīng)線纜均衡器，可補償信號在長距離傳輸過程中出現(xiàn)的衰減，還原雙絞線中的畸變信號。在邏輯編碼方面，對傳統(tǒng)的10B8B編碼方式進行改進，設(shè)計出一種具有自糾錯能力的10B6B編碼方式，不僅改善了雙絞線中直流平衡狀況，而且減小了LVDS傳輸過程中的誤碼率。優(yōu)化后的LVDS接口與正常編碼的LVDS接口相比，具有更遠的傳輸距離，更小的誤碼率。該設(shè)計方法簡單可靠，性能穩(wěn)定，測試結(jié)果表明，可在48 m差分雙絞線長度下以400 Mb/s速率實現(xiàn)零誤碼可靠傳輸。 發(fā)表于：8/24/2018 Stratix 10 FPGA和SoC體系結(jié)構(gòu)和產(chǎn)品細節(jié)公布 Altera 公司今天發(fā)布其Strati x 10 FPGA和SoC體系結(jié)構(gòu)和產(chǎn)品細節(jié)，這一下一代高端可編程邏輯器件在性能、集成度、密度和安全特性方面實現(xiàn)全面突破，勢必將云時代的網(wǎng)絡(luò)通信技術(shù)推向又一個巔峰。 發(fā)表于：8/24/2018 ?…76777879808182838485…?
