最新資訊

實(shí)現(xiàn)具功耗意識設(shè)計(jì)的關(guān)鍵

隨著便攜式消費(fèi)電子、工業(yè)、醫(yī)療、汽車電子及軍品應(yīng)用呈指數(shù)增長，系統(tǒng)必須采用能延長電池壽命的功耗較低的半導(dǎo)體器件。為響應(yīng)這一需求，整個(gè)半導(dǎo)體行業(yè)一直努力提供高能效的芯片和系統(tǒng)。然而，如果具功耗意識(power-cONscious)的設(shè)計(jì)人員不能在設(shè)計(jì)中進(jìn)一步降低功耗，僅有這些低功耗器件并不夠。越來越多設(shè)計(jì)人員需要功能齊備、使用方便的開發(fā)工具套件，經(jīng)過優(yōu)化以確定功耗源和降低功耗，并能最大限度地提高資源利用率，以及提高性能。有了先進(jìn)的布局布線方法和功耗分析功能，設(shè)計(jì)人員就能更有效地查找功耗源，并實(shí)現(xiàn)最低功耗的終端產(chǎn)品解決方案。以功耗驅(qū)動(dòng)布局布線現(xiàn)場可編程門陣列(FPGA)設(shè)計(jì)人員長期以來一直依賴時(shí)序驅(qū)動(dòng)的布局布線工具來實(shí)現(xiàn)最高性能。現(xiàn)在，具功耗意識的設(shè)計(jì)人員可以利用以功耗驅(qū)動(dòng)布局布線這種方法來降低功耗，且這種方法對時(shí)序性能的影響很小，甚至無影響。以功耗驅(qū)動(dòng)布局布線流程能根據(jù)估算的活動(dòng)，減少設(shè)計(jì)“網(wǎng)絡(luò)(net)”的容性負(fù)載，從而快速實(shí)現(xiàn)減少動(dòng)態(tài)功耗。FPGA廠商提供的以功耗驅(qū)動(dòng)布局布線功能可以利用一些成熟的模型，以便最大限度地降低總體動(dòng)態(tài)功耗。各功能實(shí)體間的互連稱作“網(wǎng)絡(luò)”，由于其有效電容(activity-capa

發(fā)表于：8/30/2012