高速可配置RSA密碼協(xié)處理器的ASIC設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>179 K
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一種基于嵌入式系統(tǒng)的高速、可配置RSA密碼協(xié)處理器的ASIC設(shè)計(jì)方案，可實(shí)現(xiàn)256 bit到2 048 bit的RSA加密運(yùn)算。為了提高運(yùn)算速度，采用改進(jìn)的高基模乘算法和流水線結(jié)構(gòu)；為了消除協(xié)處理器與內(nèi)存之間的通信速度瓶頸，使用DMA直接訪問方式；同時(shí)，數(shù)據(jù)輸入輸出都使用雙口存儲(chǔ)體，形成加解密數(shù)據(jù)流，本文將該加解密協(xié)處理器簡稱為SPU（Streaming Processing Unit）。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。