一種基于FPGA資源的并行計(jì)算系統(tǒng)設(shè)計(jì)及實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：wwei
文檔大?。?span>6412 K
標(biāo)簽： 異構(gòu)資源架構(gòu) 代理線程 靈活重構(gòu)
所需積分：0分積分不夠怎么辦？
文檔介紹：針對目前通用的CPU和現(xiàn)場可編程邏輯門陣列（Field Programmable Gate Array，F(xiàn)PGA）結(jié)合的異構(gòu)資源架構(gòu)功能開發(fā)效率緩慢的問題，結(jié)合Linux操作系統(tǒng)內(nèi)核，沿用現(xiàn)有的軟硬件線程并行計(jì)算思想，創(chuàng)新性地提出了一種代理線程管理方法，使得硬件線程可以和軟件線程進(jìn)行統(tǒng)一的管理，實(shí)現(xiàn)了一種FPGA資源可靈活重構(gòu)使用的并行計(jì)算系統(tǒng)架構(gòu)。該系統(tǒng)架構(gòu)能夠?qū)崿F(xiàn)功能線程的資源隔離、接口隔離，實(shí)現(xiàn)多個功能線程同時開發(fā)。通過采用Strassen算法矩陣乘法和冒泡排序兩個功能的硬件線程重構(gòu)設(shè)計(jì)對該并行系統(tǒng)思想進(jìn)行了系統(tǒng)性和可行性驗(yàn)證。結(jié)果表明，該系統(tǒng)能夠?qū)崿F(xiàn)不同功能線程的脫耦開發(fā)，多個并行算法在動態(tài)區(qū)高效部署，只需編譯該動態(tài)區(qū)，不會重新編譯其他動態(tài)區(qū)和靜態(tài)區(qū)，極大提高了系統(tǒng)軟件功能集成及實(shí)現(xiàn)效率的提升。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。