54 Mb/s NRZ时钟数据恢复电路的设计与实现
所屬分類：技术论文
上傳者：aet
文檔大?。?span>232 K
所需積分：0分積分不夠怎么辦？
文檔介紹：提出一种采用双环路的时钟数据恢复电路，电路采用改进型Hogge鉴相器；鉴相环电荷泵充放电电流为13.06 μA，改善了输出时钟的抖动影响；压控振荡器采用四级环型振荡结构，由伪差分结构延迟单元组成，降低了系统电路设计难度，减小了VCO的增益。通过 Cadence软件的Spectre工具仿真，能够顺利地从54 Mb/s的非归零码数据中提取出54 MHz的同步时钟，时钟占空比为50%，满足设计要求。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。