基于FPGA的計(jì)算機(jī)防視頻信息泄漏系統(tǒng)設(shè)計(jì) | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大小:2272 K | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:針對(duì)計(jì)算機(jī)視頻信息泄漏機(jī)理進(jìn)行了分析,提出了一種新型的基于像素的視頻信息并行傳輸方式,設(shè)計(jì)了基于FPGA的計(jì)算機(jī)防視頻信息泄漏軟硬件系統(tǒng),運(yùn)用Quartus II軟件對(duì)系統(tǒng)程序進(jìn)行了綜合及仿真,并給出了仿真結(jié)果。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2