基于網(wǎng)絡(luò)微處理器包過濾硬件防火墻的研究 | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大?。?span>2595 K | |
標(biāo)簽: 微處理器|微控制器 | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:從網(wǎng)絡(luò)處理器NP(Network Processor)對數(shù)據(jù)包接收、處理和發(fā)送的角度,討論在NP架構(gòu)下多微引擎、多線程并行處理網(wǎng)絡(luò)數(shù)據(jù)包,實現(xiàn)基于包過濾方式防火墻的原理。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2