用Blackfin DSP实现删余速率为1:4的维特比解码器
所屬分類：参考设计
上傳者：serena
文檔大小：193 K
所需積分：0分積分不夠怎么辦？
文檔介紹：讨论如何在ADI公司的Blackfin DSP上高效地实现删余速率为1:4的维特比解码器。Blackfin DSP为维特比解码器前向路径的实现提供了专用指令，因此解码效率非常高——接近每状态每位一个指令周期。另外，本文将介绍一个约束长度为5的删余速率为1:4的维特比解码器的实现案例，并假设读者熟悉维特比算法的一些基本原理。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。