一种基于插值算法符号同步的硬件设计
所屬分類：技术论文
上傳者：aet
文檔大?。?span>246 K
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一种数字接收机中符号同步的硬件设计方案。该方案属于异步采样恢复法，其插值滤波器的设计采用了理想插值算法加窗处理，较传统的拉格朗日插值有更好的频域特性。该设计方案已用VerilogHDL实现，并通过了综合及时序验证。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。