一種帶Cache的嵌入式CPU的設計與實現
所屬分類：參考設計
上傳者：aet
文檔大?。?span>353 K
所需積分：0分積分不夠怎么辦？
文檔介紹：基于FPGA平臺實現了嵌入式RISC CPU的設計.根據項目要求,實現指令集為MIPS CPU指令集的一個子集,分析指令處理過程,構建了嵌入式CPU的5級數據通路.分析了流水線產生的相關性問題,采用數據前推技術和軟件編譯結合的解決方案.給出了控制單元,運算單元,指令Cache的實現與設計.在FPGA平臺上實現并驗證了CPU的設計.
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。