基于片內(nèi)WISHBONE總線(xiàn)的高速緩存一致性實(shí)現(xiàn) | |
所屬分類(lèi):技術(shù)論文 | |
上傳者:aet | |
文檔大?。?span>202 K | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:基于IP可重用的設(shè)計(jì)方法,利用WISHBONE總線(xiàn)協(xié)議,把兩個(gè)已成功開(kāi)發(fā)出的具有自主知識(shí)產(chǎn)權(quán)的THUMP內(nèi)核集成在一個(gè)芯片上,實(shí)現(xiàn)了片上多處理器FPGA。開(kāi)發(fā)重點(diǎn)是實(shí)現(xiàn)基于片內(nèi)WISHBONE總線(xiàn)的高速緩存一致性協(xié)議。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專(zhuān)家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2