基于高速串行BCD碼除法的數(shù)字頻率計(jì)的設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>201 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了在FPGA芯片上實(shí)現(xiàn)數(shù)字頻率計(jì)的原理。對(duì)各種硬件除法進(jìn)行了比較，提出了高速串行BCD碼除法的硬件算法，并將其應(yīng)用在頻率計(jì)設(shè)計(jì)中。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。