基于高速嵌入式系統(tǒng)的信號完整性分析
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>304 K
所需積分：0分積分不夠怎么辦？
文檔介紹：提高信號完整性、減小串?dāng)_和反射是高速電路系統(tǒng)設(shè)計(jì)能否成功的關(guān)鍵。本文基于以ARM1176JZF-S S3C6410為核處理器的嵌入式開發(fā)系統(tǒng)，對高速電路進(jìn)行了研究。通過信號完整性仿真分析，解決了DDR SDRAM差分時鐘信號的反射問題和視頻輸出信號的串?dāng)_問題。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。