基于接口邏輯模型的MCU物理設(shè)計(jì)優(yōu)化研究
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>457 K
所需積分：0分積分不夠怎么辦？
文檔介紹：以一款基于TSMC 0.18 μm工藝的MCU芯片WT20為例，采用設(shè)計(jì)規(guī)劃的方法在原有的展平式設(shè)計(jì)中將ARM Cortex-M0處理器的核心部分分離出來，作為一個(gè)接口邏輯模型（ILM）進(jìn)行設(shè)計(jì)，之后在整個(gè)設(shè)計(jì)的頂層調(diào)入設(shè)計(jì)好的接口邏輯模型，完成整個(gè)MCU芯片的物理設(shè)計(jì)。采用接口邏輯模型的分層次物理設(shè)計(jì)與原有的展平式物理設(shè)計(jì)相比，設(shè)計(jì)耗時(shí)顯著縮短。此外，在新的物理設(shè)計(jì)中，穿過處理器核心部分的關(guān)鍵路徑在時(shí)序方面也有了一定的改善，證明了接口邏輯模型在縮短設(shè)計(jì)耗時(shí)的同時(shí)可以保證時(shí)序的正確性。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。