《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模拟设计 > 设计应用 > 基于ADF4117的电荷泵型锁相环设计
基于ADF4117的电荷泵型锁相环设计
刘文锋,王志刚 电子科技大学
摘要: 电荷泵型锁相环的设计主要集中在环路滤波器。为了解决各种环路滤波器对锁定时间要求较高,并在环路带宽较宽的应用中对参考频率附近杂散抑制不够,因而致使锁相环相位噪声及杂散恶化的问题。文中以ADF4117为基础,给出了一种带三阶无源环路滤波器的电荷泵型锁相环的设计方法。该方法能有效抑制杂散,使锁相环输出达到良好的相位噪声及杂散指标。
Abstract:
Key words :

0 引言
    電荷泵型鎖相環(huán)可由參考分頻器、可編程分頻器、鑒相器及電荷泵、環(huán)路濾波器和壓控振蕩器構(gòu)成。電荷泵是一種可在鑒相器控制下把電荷分配給環(huán)路濾波器的電子開關(guān)。電荷泵與二階無源環(huán)路濾波器組合可構(gòu)成一個(gè)三階鎖相環(huán),以滿足更多應(yīng)用場(chǎng)合的要求。但是分頻器和電荷泵以參考頻率的速率切換電流,電流切換噪聲會(huì)在VCO輸出頻率中產(chǎn)生FM調(diào)制,從而致使三階鎖相環(huán)無法滿足一些特殊場(chǎng)合的要求,特別是在一些對(duì)鎖定時(shí)間要求較高的應(yīng)用中,其要求環(huán)路帶寬較寬,而三階鎖相環(huán)環(huán)路對(duì)參考頻率附近的電流切換雜散抑制可能不夠。因此,在這些設(shè)計(jì)中,基于原來的二階環(huán)路濾波器的基礎(chǔ),增加一個(gè)極點(diǎn),就可使環(huán)路在高頻段有足夠的衰減特性,從而有效抑制上述雜散。
    本文以ADI公司的電流型電荷泵的PLL集成芯片ADF4117為例,給出了一種應(yīng)用于電荷泵鎖相環(huán)中的三階無源環(huán)路濾波器的設(shè)計(jì)方法,同時(shí)分析了泵鎖相環(huán)的環(huán)路,并給出了仿真及實(shí)驗(yàn)結(jié)果。

1 電荷泵鎖相環(huán)環(huán)路分析
    圖1所示是電荷泵型鎖相環(huán)的基本結(jié)構(gòu),該電荷泵鎖相環(huán)的環(huán)路主要由參考晶振、鑒相(鑒頻)器、電荷泵、環(huán)路濾波器,壓控振蕩器
(VCO)及分頻器(固定或可編程的參考分頻器及主分頻器)組成。其工作過程是將壓控振蕩器輸出頻率反饋到主分頻器后分頻產(chǎn)生的fP與參考晶振經(jīng)分頻后得到的參考分頻輸出fr在鑒相(鑒頻)器中比較,以得到相差(頻差)輸出φP和φr,然后將φP和φr作為電荷泵的開關(guān)信號(hào),去控制電荷泵輸出電流Do,再通過環(huán)路濾波器得到的電壓信號(hào)去控制壓控振蕩器(VCO)的頻率輸出。

a.JPG


    雖然每一個(gè)鎖相環(huán)都是非線性的,但大多數(shù)鎖相環(huán)在鎖定狀態(tài)下則可以用線性系統(tǒng)的分析技術(shù)。圖2所示是一個(gè)電荷泵鎖相環(huán)的線性模型。

b.JPG


    電荷泵鎖相環(huán)的線性模型可以用開環(huán)增益及閉環(huán)增益來描述,也可用前向增益及反饋增益來描述,其增益可表述為:
    c.JPG
    其中:kVCO(MHz/V)為壓控振蕩器(VCO)的調(diào)諧靈敏度;Kφ(mA/2π)為鑒相(鑒頻)因子(電荷泵電流增益),其值等于鑒相器輸出電流與輸入信號(hào)的相位差之比:N為主分頻比,是壓控振蕩器的輸出頻率與鑒相(鑒頻)器的工作頻率之比。
    在設(shè)計(jì)中,KVCO、Kφ、N均為常數(shù),由式(1)可知,除去環(huán)路濾波器的環(huán)路,開路可認(rèn)為是個(gè)比例積分環(huán)節(jié),環(huán)路濾波器則可視為對(duì)環(huán)路的補(bǔ)償,因而在選定鑒相(鑒頻)因子、電荷泵電流增益及壓控振蕩器(VCO)的調(diào)諧靈敏度KVCO后,整個(gè)系統(tǒng)的性能即可由環(huán)路濾波器的性能快定。
    而鎖相環(huán)則應(yīng)在保證穩(wěn)定性的前提下,盡量降低相位噪聲,提高響應(yīng)速度。這就要求設(shè)計(jì)應(yīng)足夠相位裕度,并且合理選擇環(huán)路帶寬。根據(jù)控制理論,對(duì)于開環(huán)穩(wěn)定的系統(tǒng),欲使閉環(huán)穩(wěn)定,其相位裕度必須為正。一個(gè)良好的控制系統(tǒng),通常要求相位裕度為40°~60°。本設(shè)計(jì)選擇的相位裕度為45°。



2 三階無源環(huán)路濾波器的設(shè)計(jì)
    鎖相環(huán)中的環(huán)路濾波器可分為無源環(huán)路濾波器和有源環(huán)路濾波器。由于有源環(huán)路濾波器中的運(yùn)放等有源器件的噪聲進(jìn)入環(huán)路可能使相位噪聲惡化,所以,只要滿足電平要求,一般應(yīng)盡量選擇無源環(huán)路濾波器。使用有源環(huán)路濾波器也有諸多好處,但從相位噪聲及簡(jiǎn)化設(shè)計(jì)的角度考慮,一般都采用無源環(huán)路濾波器。
    一種典型的無源環(huán)路濾波器的結(jié)構(gòu)如圖3所示。該電路中的C1用于防止電荷泵輸出過載和VCO進(jìn)入飽和;R2與C2串聯(lián)支路可將電荷泵輸出的電流轉(zhuǎn)換為VCO的控制電壓。三階無源環(huán)路濾波器在二階的基礎(chǔ)上增加一個(gè)極點(diǎn),即在R2,C2后級(jí)和VCO之前,增加了R3、C3環(huán)節(jié),從而形成如圖3(b)所示的無源環(huán)路濾波器。為了使系統(tǒng)穩(wěn)定,新增的極點(diǎn)應(yīng)大于5倍環(huán)路帶寬,同時(shí),為了能有效抑制雜散,該極點(diǎn)又必須小于參考頻率點(diǎn)。

d.JPG


    二階無源環(huán)路濾波器是三階濾波器的基礎(chǔ),因此,本文首先介紹二階無源環(huán)路濾波器的設(shè)計(jì)方法,然后在其基礎(chǔ)上,再介紹三階的設(shè)計(jì)方法。目前,線性系統(tǒng)的設(shè)計(jì)工具很多,這里選用比較常用的波特圖,并利用系統(tǒng)的開環(huán)增益進(jìn)行設(shè)計(jì),這樣可使設(shè)計(jì)過程更加簡(jiǎn)便。
    圖3所示的濾波器的傳遞函數(shù)為:
e.JPG
    上述三式即為二階環(huán)路濾波器的計(jì)算值。在上述設(shè)計(jì)的基礎(chǔ)上,按圖3(b)所示的電路增加一個(gè)極點(diǎn),并對(duì)C1、C2、R2的值稍作修改,即可完成三階無源環(huán)路濾波器的設(shè)計(jì),下面介紹其設(shè)計(jì)過程。
    記新增的極點(diǎn)對(duì)系統(tǒng)的衰減為:
    f.JPG
    其中,F(xiàn)ref為鑒相(鑒頻)器的工作頻率。
    為了與三階鎖相環(huán)相區(qū)別,四階鎖相環(huán)的環(huán)路帶寬記為ωc,考慮到對(duì)增加極點(diǎn)造成的相位略微滯后,應(yīng)選擇ωc略小于ωp,通過推導(dǎo)可得出各元件參數(shù)的計(jì)算方法。但在設(shè)計(jì)中應(yīng)注意選擇C3時(shí),要將VCO的輸入電容考慮在內(nèi)。ωc的表達(dá)式為:
   
    本文中,鎖相環(huán)設(shè)計(jì)的輸出頻率為480MHz;10kHz頻偏的相位噪聲優(yōu)于-90dBc/Hz;雜散優(yōu)于-65dBc,輸出功率為3dBm+1dBm。
    根據(jù)要求,本設(shè)計(jì)所選擇的方案如圖4所示。該方案圍繞ADI公司的PLL芯片ADF4117來設(shè)計(jì)三階無源環(huán)路濾波器。壓控振蕩器(VCO)選用Z-
COMM公司的V495ME04,該器件的輸出范圍從430~530MHz,相位噪聲在10kHz頻偏時(shí)的典型值為-111dBc/Hz;參考晶振選用性能穩(wěn)定的TCXO,
輸出頻率為10MHz,10kHz頻偏的相位噪聲優(yōu)于-145dBc/Hz;壓控振蕩器(VCO)的輸出可調(diào)節(jié)到后級(jí)電路,后級(jí)電路依次為隔離放大器、低通
濾波器及π型衰減器。其中隔離放大器起隔離前后級(jí)及功率放大的作用,低通濾波器抑制諧波,π型衰減器結(jié)合隔離放大器可用于調(diào)節(jié)輸出功率。

    選擇參考頻率為10MHz,置芯片內(nèi)部參考分頻R=10,即鑒相頻率為1MHz,若選擇環(huán)路帶寬為2kHz,則鎖相環(huán)輸出頻率為480MHz,N=240。查閱芯片資料可得KVCO=24MHz/V,再通過編程設(shè)置ADF4117內(nèi)部電荷泵的輸出電流Ip=1mA,則Kφ=1mA/2π。選取相位裕度為45°,再代入上述公式中,其計(jì)算得到的值再經(jīng)過微調(diào)可得:R2=1.8kΩ,R3=3kΩ,C1=22nF,C2=100nF,C3=100pF。

3 仿真實(shí)驗(yàn)及結(jié)果分析
    利用matlab進(jìn)行仿真所得到的鎖相環(huán)系統(tǒng)開環(huán)波特圖如圖5所示,其穿越頻率為1.23e+4rad/sec,相位裕度為44.9°,仿真與設(shè)計(jì)相符??梢姡驹O(shè)計(jì)的系統(tǒng)有足夠的相位裕度,因而系統(tǒng)穩(wěn)定,抗干擾能力強(qiáng),同時(shí)在高頻段以-60dB/dec的斜率衰減,還能夠?qū)⒖茧s散進(jìn)行有效的抑制,且與分析一致。

 

j.JPG


    用R&S公司的ESPI頻譜儀對(duì)所設(shè)計(jì)的鎖相環(huán)輸出信號(hào)進(jìn)行測(cè)試,其結(jié)果如圖6所示。由圖6可見,其輸出頻率為480.000MHz,輸出功率為2.28dBm,10kHz頻偏處的相位噪聲為-104.5dBc/Hz,雜散優(yōu)于65dBc,參考頻率2MHz附近的雜散優(yōu)于70dBc,可見其參考雜散得到了有效抑制。

4 結(jié)束語
    本文給出了一種基于ADF4117的電荷泵鎖相環(huán)設(shè)計(jì)的具體計(jì)算方法、仿真及實(shí)驗(yàn)結(jié)果。該方法即適用于固定頻點(diǎn)鎖相環(huán)的設(shè)計(jì),也適用于掃頻鎖相環(huán)的設(shè)計(jì),同時(shí)也可給有源環(huán)路濾波器的設(shè)計(jì)提供參考。但在設(shè)計(jì)中應(yīng)注意,VCO技術(shù)文檔給出的Kvco是平均值,所以,計(jì)算得到的各元件參數(shù)需要根據(jù)實(shí)際電路進(jìn)行調(diào)整。

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。

相關(guān)內(nèi)容