??? ISE? 設(shè)計套件11.1版本（ISE? Design Suite 11.1）在為嵌入式、DSP和邏輯設(shè)計人員提供FPGA設(shè)計工具和IP產(chǎn)品方面確立了業(yè)界新標準。作為賽靈思目標設(shè)計平臺戰(zhàn)略的一個重要里程碑，最新版ISE? 設(shè)計套件11.1的推出可支持更簡單、更智能的設(shè)計方法。這主要是通過以下幾個方面的獨特組合實現(xiàn)的： ?

??? 基于用戶群體而優(yōu)化的多種配置版本 － 賽靈思設(shè)計工具和IP提供了四種不同的針對特定領(lǐng)域（或設(shè)計人群）優(yōu)化的版本，提供基于特定領(lǐng)域所熟悉的設(shè)計方法，可以大大提高設(shè)計人員的生產(chǎn)力。?

????改進了Project Navigator 和 System Generator for DSP、Platform Studio (EDK) 和 Core Generator? System之間的交互通信 － ISE設(shè)計套件能夠更好地處理源文件和約束文件，不需要用戶的專門干預(yù)，在基礎(chǔ)工具和領(lǐng)域優(yōu)化的工具之間提供了更加無縫的設(shè)計流程。?

????突破性的生產(chǎn)力、功耗和性能優(yōu)勢 － ISE設(shè)計套件可將基于Virtex?-5 和 Spartan?-3 FPGA的設(shè)計所需要的開發(fā)周期縮短多達50%，動態(tài)功耗降低10%，工具運行速度達到原來的兩倍。同時還支持先期使用客戶現(xiàn)在就可以采用新一代Virtex-6 和 Spartan-6器件基礎(chǔ)之上的目標設(shè)計平臺開始新設(shè)計。?

??? 采用業(yè)界標準的流動或結(jié)點鎖定許可證從而提供了更大的靈活性－ 新采用的FLEXnet許可管理技術(shù)允許流動許可證通過網(wǎng)絡(luò)在多個用戶間方便地共享。這也就意味著多名設(shè)計人員組成的團隊可以降低其項目成本。FLEXnet許可管理技術(shù)實現(xiàn)單個軟件許可滿足多個不同用戶需要。?

?

ISE設(shè)計套件： 邏輯版本（Logic Edition）?

?

??? ISE設(shè)計套件： 邏輯版本支持快速訪問和使用從前端直到后端的完整FPGA設(shè)計流程，提供的工具和基礎(chǔ)IP覆蓋設(shè)計輸入、引腳分配、綜合、驗證（包括片上調(diào)試）、實施、布局/分析、位流生成以及器件編程功能。?

?

ISE設(shè)計套件：邏輯版本包括：?

·ISE Foundation? 軟件?

·ISE Simulator?

·PlanAhead? 設(shè)計分析工具 ?

·ChipScope? Pro Analyzer? ?

·ChipScope Pro Serial I/O Toolkit?

·Base-level IP?

?

與ISE設(shè)計套件先前版本相比運行速度更快：?

?

賽靈思綜合技術(shù)??????????????????–? 速度是原來的兩倍?

ISE Simulator????????????????? –? 速度最高是原來的4倍?

布局和布線 ??????????????????? ?–??平臺為原來的兩倍?

SmartGuide? 技術(shù)??????????????? –??平均提高兩倍?

SecureIP??????????????????????? –??對PowerPC?， MGT, 和 PCIe? 仿真速度??????????????????????????????????????????????? 是原來的兩倍以上：

????????????????????????????????? ? -??Mentor ModelSIM 6.4b 及更高版本?

????????????????????????????????? ? -?Cadence NCSim 8.1 S009 及更高版本?

???????????????????????????????? ?? -Synopsys VCS-MX 2008.09 及更高版本?

?

??? 多處理器支持－ ISE設(shè)計套件支持多線程布局布線。此外，SmartXplorer 支持計算場系統(tǒng)（負載均衡功能以及Sun計算網(wǎng)格引擎），從而能夠讓用戶每天完成更多次設(shè)計反復(fù)，更高效地試探多種選擇以獲得盡可能高質(zhì)量的設(shè)計結(jié)果（QoR）。?

?

??? 第二代SmartGuide 技術(shù)－ 在對非關(guān)鍵路徑之外的部分進行小的設(shè)計更改時，用戶可以將重新實施的部分限制在受影響的區(qū)域。這即實現(xiàn)了業(yè)界最快速的設(shè)計反復(fù)，同時也極大降低了設(shè)計流程后期的設(shè)計風(fēng)險。?

?

??? PlanAhead 設(shè)計分析工具包含在所有ISE設(shè)計套件版本和 ISE WebPACK中 – PlanAhead工具理順了FPGA設(shè)計流程，其無與倫比的布局規(guī)劃和設(shè)計分析功能可幫助用戶更快速地將產(chǎn)品從設(shè)計推向市場并獲得最優(yōu)的設(shè)計結(jié)果。 ?

?

??? 利用PlanAhead工具一鍵插入ChipScope Pro內(nèi)核 － 允許用戶利用方便的PlanAhead 圖形化工具界面插入ChipScope探頭內(nèi)核，這樣他們就可以將更多時間用于設(shè)計方法而非工具本身，從而大大提升生產(chǎn)力。 ?

?

??? 高級優(yōu)化技術(shù)和功耗估算工具可將動態(tài)功率降低10% － ?邏輯重新綜合在Placer中利用全局時鐘緩沖器來代替大扇出寄存器時鐘，減少了開關(guān)單元和時鐘門控的數(shù)量。 無向量功率估算和更高的功率估算精度簡化了盡早制定功率預(yù)算的過程。?

??

??? 綜合功能的改善 － 綜合方面進行諸多改善，例如更好地處理BRAM字節(jié)寫入使能模式，改善雙端口BRAM的處理，更好地吸收DSP模塊寄存器以提高面積利用率并提高性能。?

?

??? 存儲器占用改善 － 綜合和實現(xiàn)流程的優(yōu)化可將存儲器利用率提高28%（對于200K邏輯單元以上的設(shè)計改善超過30%）。?

?

ISE設(shè)計套件：DSP 版本（DSP Edition）

?

??? ISE設(shè)計套件：DSP版本除了基礎(chǔ)FPGA設(shè)計工具和技術(shù)提供了針對DSP算法、系統(tǒng)和硬件開發(fā)人員需求而優(yōu)化的DSP開發(fā)工具和IP。 ?

?

ISE設(shè)計套件： DSP 版本包括：?

?

·ISE設(shè)計套件：邏輯版本中的所有工具、IP和技術(shù)?

·System Generator for DSP?

·AccelDSP? 綜合工具?

·DSP專用 IP?

?

??? 擴展平臺支持 － 支持在Red Hat Enterprise Linux 4 WS (32 and 64 bit)上運行System Generator for DSP 和MATLAB? R2008b軟件，設(shè)計人員能夠更好地利用可用的資源。 支持Linux還方便了企業(yè)為有大量客戶的企業(yè)采用集中服務(wù)器部署方式。在System Generator中采用最大規(guī)模器件的客戶現(xiàn)在可以通過64位OS訪問更大存儲器。?

?

???? System Generator與SDK集成 － System Generator for DSP和軟件開發(fā)套件(SDK)的更緊密集成支持算法開發(fā)人員利用SDK軟件開發(fā)環(huán)境完成設(shè)計中面向嵌入式處理器的部分。?

?

?????擴展AccelDSP LogicCore映射 － 在RTL 生成過程中，AccelDSP現(xiàn)在可以利用Core Generator系統(tǒng)中的LogiCORE? IP。每個操作府都針對目標器件優(yōu)化。這一過程保證了到目標硬件資源的映射。這樣與前一個主要版本相比，除了Fmax性能提高一倍以外，還可以獲得更高性能并減少面積操作符。?

?

?????AccelDSP綜合工具提供更多報告－ 報告列出了所有操作符、輸入和輸出位寬度、流水線延遲以及LogiCORE映射是否用于特定的模塊，從而可進一步提高生產(chǎn)力和設(shè)計結(jié)果質(zhì)量。?

?

????ISE設(shè)計套件： 嵌入式版本 （Embedded Edition）?

?

????ISE設(shè)計套件：嵌入式版本提供的嵌入式開發(fā)工具和IP專門針對需要在設(shè)計中采用嵌入式處理器的開發(fā)人員需求而優(yōu)化。此外，嵌入式版本還包括了基礎(chǔ)FPGA設(shè)計工具和技術(shù)。?

?

ISE設(shè)計套件：嵌入式版本包括：?

?

·ISE設(shè)計套件：DSP版本中的所有工具、IP和技術(shù)?

·嵌入式開發(fā)套件（EDK）和Platform Studio?

·包括MicroBlaze? 軟內(nèi)核處理器在內(nèi)的嵌入式專用IP?

?

???? 獨立軟件開發(fā)套件（SDK）- ?嵌入式處理器軟件開發(fā)環(huán)境現(xiàn)在可做為獨立產(chǎn)品提供。 SDK 為軟件開發(fā)人員提供了功能豐富的SDK 代碼編輯器和編譯環(huán)境、源代碼版本管理以及與嵌入式目標無縫連接的調(diào)試和建模功能。?

?

???? 改進了EDK與 ISE Project Navigator的集成 - Project Navigator與EDK更好的互操作性支持更無縫的開發(fā)環(huán)境。?

?

?????利用Base System Builder (BSB)創(chuàng)建多內(nèi)核設(shè)計- 用戶現(xiàn)在可以在Base System Builder內(nèi)創(chuàng)建采用雙硬和/或軟內(nèi)核處理器的嵌入式設(shè)計。 與此前版本的EDK相比，BSB為設(shè)計人員提供了一個更為自動化的方式在設(shè)計中使用多處理器。?

?

????? 多端口存儲器控制器（MPMC）v5 - ?SDMA縮小了MPMC的規(guī)模，特別是對于Spartan Generation FPGA器件可以減少器件面積的使用。?

?

???? MicroBlaze處理器改進 - ?減小面積需求，特別是針對LUT-6架構(gòu)的設(shè)計。 ?

?

?

ISE設(shè)計套件：系統(tǒng)版本（System Edition）?

?

??? ISE設(shè)計套件：系統(tǒng)版本提供了完整的設(shè)計解決方案，支持從針對邏輯設(shè)計輸入和實現(xiàn)的基礎(chǔ)級設(shè)計產(chǎn)品直到DSP和嵌入式領(lǐng)域優(yōu)化產(chǎn)品的所有設(shè)計方法。?

?

????ISE設(shè)計套件：系統(tǒng)版本包括：ISE設(shè)計套件：邏輯版本包括：Logic， DSP和 嵌入式三個版本中所有的工具、技術(shù)和IP。?

?

·?ISE Foundation with ISE Simulator ?

·?PlanAhead 設(shè)計和綜合工具 ?

·?ChipScope Pro ?

·?ChipScope Pro Serial I/O Toolkit ?

·?嵌入式開發(fā)套件 (EDK) ?

·?軟件開發(fā)套件 (SDK) ?

·?System Generator for DSP?

·?AccelDSP 綜合工具