??? 摘? 要: 基于多種微處理器的工業(yè)控制系統(tǒng)中共用存儲體的方法,論述了多微處理器的工業(yè)控制系統(tǒng)共用存儲體的工作原理和電路結構,解決了在多種微處理器系統(tǒng)中同時訪問共用存儲體問題。使上位機系統(tǒng)與下位機系統(tǒng)的數(shù)據(jù)傳輸由一般的工業(yè)控制總線級上升為處理器訪問存儲器級,且保證了控制系統(tǒng)數(shù)據(jù)傳輸?shù)目煽啃浴?

?

??? 關鍵詞: 控制系統(tǒng)? 微處理器? 共用存儲體

?

??? 隨著計算機技術、微電子技術、網(wǎng)絡技術和自動控制系統(tǒng)的發(fā)展,基于多種微處理器的計算機控制系統(tǒng)已大規(guī)模應用于工業(yè)控制領域。這種體系結構一般都由上位機系統(tǒng)和下位機系統(tǒng)組成,上位機系統(tǒng)可以充分利用豐富的軟件資源、強大的系統(tǒng)和網(wǎng)絡功能,進行人機交互操作、數(shù)據(jù)分析、數(shù)據(jù)處理、數(shù)據(jù)存儲以及網(wǎng)絡的連接,以形成工業(yè)控制系統(tǒng)的局域網(wǎng)絡;下位機系統(tǒng)則使用控制功能強、抗電磁干擾好、易于開發(fā)、具有智能的控制系統(tǒng)如單片機系統(tǒng)、PLC等,主要用于數(shù)據(jù)采集、數(shù)據(jù)轉換等一些具有特殊要求的工業(yè)控制過程。上位、下位機系統(tǒng)采用傳統(tǒng)的RS-485或其它總線方式連接,如圖1所示。?

?

?

??? 這種系統(tǒng)結構方式主要存在抗電磁干擾性能較差、網(wǎng)絡及數(shù)據(jù)傳輸慢和硬件資源浪費等問題,整個系統(tǒng)還存在高性能CPU、存儲器與低性能傳輸系統(tǒng)之間的矛盾,不適合用于高速數(shù)據(jù)采集系統(tǒng)中。?

??? 隨著技術的發(fā)展以及控制對象生產(chǎn)工藝的要求,工業(yè)控制系統(tǒng)具有更高的實時性,對數(shù)據(jù)的采集和傳輸有了更高的要求,因此以上述方式組成的控制系統(tǒng)的缺點越來越突出。為了解決上述問題,作者將下位機系統(tǒng)作為上位機系統(tǒng)的功能擴充板,以減少上位機系統(tǒng)與下位機數(shù)據(jù)傳輸?shù)木嚯x,提高數(shù)據(jù)傳輸速率以及準確性,減少電磁干擾。?

??? 下位機系統(tǒng)由CPU、RAM、ROM、數(shù)據(jù)緩沖器、數(shù)據(jù)鎖存器、A/D(或D/A)轉換電路等單元組成,使用上位機系統(tǒng)的電源、數(shù)據(jù)線、地址線和信號控制線,減少了數(shù)據(jù)經(jīng)網(wǎng)絡傳輸過程,避免了由于傳輸線路受電磁干擾而帶來的一系列問題。數(shù)據(jù)存儲體系采用上位、下位機系統(tǒng)都可以訪問的高速存儲器解決了由于傳輸問題而導致的瓶頸,充分發(fā)揮高速存儲體性能,提高了數(shù)據(jù)傳輸?shù)乃俣?。上位機系統(tǒng)使用TCP/IP通訊協(xié)議,連接多個上位機系統(tǒng)構成控制系統(tǒng)網(wǎng)絡。?

1 工作原理?

??? 以上位機系統(tǒng)的工業(yè)IPC機和下位機系統(tǒng)的HD64180為例介紹系統(tǒng)的工作原理。電路原理圖如圖2所示。?

?

?

??? 下位機系統(tǒng)由CPU、數(shù)據(jù)存儲器、數(shù)據(jù)緩沖器、數(shù)據(jù)鎖存器以及譯碼電路等組成?？勺鳛樯衔粰C的一個外部設備,使用地址可在I/O保留區(qū)C0H之后,目的是避免與上位機其它外部設備的地址產(chǎn)生沖突^[1]。由于存儲體使用了上位機系統(tǒng)的部分數(shù)據(jù)線、地址線和控制信號線,可能產(chǎn)生上位、下位機系統(tǒng)同時對高速存儲體訪問的沖突,為了解決此問題,在下位機系統(tǒng)中使用兩組高速存儲體A、B。存儲體的地址在下位機系統(tǒng)中可安排在ROM的地址之后,在上位機系統(tǒng)中則在A000H之后,目的是避免與上位機系統(tǒng)內(nèi)部存儲器地址產(chǎn)生沖突。數(shù)據(jù)緩沖與鎖存采用單、雙向總線收發(fā)器將上位、下位機系統(tǒng)的數(shù)據(jù)線、地址線和控制信號線對存儲體的操作隔離,通過對總線收發(fā)器使能端的控制決定CPU對存儲體的訪問。因此,對存儲體的讀、寫控制權在任一時刻只能屬于兩個CPU之一。?

2 電路結構?

??? 為了保證存儲數(shù)據(jù)的連續(xù)性,下位機在系統(tǒng)的CPU即將對存儲體A的末地址進行操作時,發(fā)出轉體信號。上位機系統(tǒng)響應后,控制總線收發(fā)器的使能端使存儲體B與上位機系統(tǒng)總線隔離,則與下位機系統(tǒng)總線連通進行數(shù)據(jù)存儲操作,而上位機系統(tǒng)可以對存儲體A進行讀寫。電路中使用兩片存儲器構成存儲體,CPU對存儲體的使用由轉體控制信號通過反相器決定,保證對存儲體的操作在任意時刻只屬于兩個CPU之一。當上位機系統(tǒng)對存儲體A操作時,U1、U2處于導通狀態(tài),U3、U4、U5、U6處于隔離狀態(tài),而U7、U8對于下位機系統(tǒng)來講則處于導通狀態(tài)。因此,系統(tǒng)中不會發(fā)生不同CPU對同一存儲體進行競爭的事件。?

??? 使用這種體系結構不僅有效地解決了工業(yè)控制系統(tǒng)中不同微處理器使用同一存儲體的問題,而且解決了不同CPU使用高速存儲器由于傳輸問題而帶來的瓶頸,使上位機系統(tǒng)與下位機系統(tǒng)的數(shù)據(jù)傳輸由一般的工業(yè)控制總線級上升為處理器訪問存儲器級,且保證了控制系統(tǒng)數(shù)據(jù)傳輸?shù)目煽啃浴Ｗ髡呤褂么朔绞襟w系結構開發(fā)了多種數(shù)據(jù)采集與處理系統(tǒng),已在多個領域成功使用。?

參考文獻?

1 張載鴻.微型機接口控制教程.北京:清華大學出版社,?1992?