日前由JVD公司開發(fā)的熱測試芯片(Thermal Test Chip；TTC)，已可提供芯片設(shè)計(jì)與封裝人員進(jìn)行各種情境模擬，預(yù)先了解產(chǎn)品散熱效果，減少廠商決定量產(chǎn)后可能造成的成本浪費(fèi)風(fēng)險(xiǎn)。

      據(jù)Electronic Products and Technology網(wǎng)站報(bào)導(dǎo)，不管是特殊應(yīng)用積體電路(ASIC)或特殊應(yīng)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)，其長期穩(wěn)定度已成為外界關(guān)注焦點(diǎn)。因?yàn)檠b置效能要高，就可能出現(xiàn)高溫問題，而一旦溫度升高，將導(dǎo)致穩(wěn)定度降低，散熱問題就必須事先加以考量設(shè)法避免。

      日前JVD向美國熱工程協(xié)會(Thermal Engineering Associates；TEA)提出的熱測試芯片，可讓系統(tǒng)設(shè)計(jì)師達(dá)到全模型、測試與修正原始設(shè)計(jì)，讓半導(dǎo)體廠商在量產(chǎn)前就可掌握可能的熱問題。

      TTC為模擬ASIC特殊矽晶粒(die)，用戶透過模型可在晶粒上設(shè)計(jì)多個(gè)熱來源。而溫度感測器則可同時(shí)精準(zhǔn)測量來自不同位置溫度，一旦發(fā)現(xiàn)某處溫度有問題，可再回到IC設(shè)計(jì)階段進(jìn)行修正。 

      TTC生產(chǎn)方法也與模擬ASIC相同。舉例來說，個(gè)別晶胞(unit cell)大小為2.5mmx2.5mm，每顆晶胞含有2個(gè)金屬薄膜電阻熱來源與4處溫度，其熱來源占晶粒面積86%，也符合JEDEC51-4系列規(guī)范。TTC陣列后可分統(tǒng)一式發(fā)熱與分散式發(fā)熱，前者是指熱來源在晶粒上以持續(xù)穩(wěn)定方式供應(yīng)。

      TTC也可采不對稱設(shè)計(jì)，例如欲在13mmx8mm大小晶粒上進(jìn)行熱模擬，共可分成5x3或3x5晶胞陣列2種設(shè)計(jì)。其中3x5陣列擁有5列電阻器，每1列電阻值約為37.5Ω，5x3陣列則擁有10列3個(gè)電阻器，每列電阻值為22.5Ω。而分散式發(fā)熱則大多運(yùn)用在大型ASIC與ASSP上。

      TTC適用打線(wire bonding)或覆晶技術(shù)(Flip-Chip)芯片封裝技術(shù)。傳統(tǒng)打線技術(shù)會限制封裝接腳(pinout)與周邊基板陣列接觸，而且晶圓采用遮罩方式，最大打線芯片尺寸則為40x40陣列。

      除了單芯片封裝，TTC也適用客制堆疊晶粒設(shè)定與多芯片封裝等技術(shù)，日前TEA更公布最新大小1mmx1mm、擁有1個(gè)單熱電阻器與溫度感測極的TTC單一晶胞。

      外界以TTC取得數(shù)據(jù)再計(jì)算出的功率密度，可讓IC設(shè)計(jì)人員或封裝工程師事先模型出實(shí)際效能，讓設(shè)計(jì)人員精準(zhǔn)掌握熱來源并模擬其可能對系統(tǒng)的影響。 

      以2.54mmx2.54mm晶胞為例，其可擁有2個(gè)7.6ohm電阻，可處理6 Volt 1Amp電力，換算耗能12W，因此，其功率密度為186W/cm2，新1mmx1mm晶胞耗能3W，換算功率密度為300W/cm2。

      若要將晶胞陣列化，由于牽涉到預(yù)留切割空間，該數(shù)據(jù)多少會微幅縮減，但在鎖定研究功耗應(yīng)用上，其結(jié)果可讓用戶進(jìn)一步模擬在高效能中央處理器(CPU)或ASIC芯片，以及高效能與高頻SiC與GaN材料電晶體上，多熱點(diǎn)的功率密度程度。