摘 要： 利用霍爾效應(yīng)可以測(cè)量集成載流回路產(chǎn)生的磁場(chǎng)，這種技術(shù)有許多優(yōu)勢(shì)。如果不使用磁芯會(huì)產(chǎn)生一些問(wèn)題，那就是傳感器 IC 容易受到雜散磁場(chǎng)的影響，霍爾板會(huì)出現(xiàn)高電流載流體或螺線管產(chǎn)生的雜散場(chǎng)，進(jìn)而可能在測(cè)量電流時(shí)產(chǎn)生誤差。解決這一問(wèn)題的根本方案是集成式差分電流傳感技術(shù)。集成式差分電流傳感可使雜散磁場(chǎng)產(chǎn)生的誤差降低一到兩個(gè)數(shù)量級(jí)。這樣，此類(lèi)傳感器 IC 的用戶(hù)就不必再擔(dān)心雜散場(chǎng)干擾電流的測(cè)量，而且能簡(jiǎn)化 PCB 布局。
關(guān)鍵詞： 霍爾效應(yīng)；電流傳感器；差分電流傳感；共模場(chǎng)抑制；雜散磁場(chǎng)
1 技術(shù)背景
Allegro電流傳感器IC利用霍爾效應(yīng)測(cè)量集成載流回路產(chǎn)生的磁場(chǎng)，并能將磁場(chǎng)轉(zhuǎn)換成與電流成正比的電壓。這種技術(shù)有許多優(yōu)勢(shì)，包括電流隔離、低功率損耗和不同溫度下的高精度。這種技術(shù)不使用磁芯來(lái)集中磁場(chǎng)，因而其磁滯幾乎為零。但不使用磁芯也有缺點(diǎn)，那就是傳感器IC容易受到雜散磁場(chǎng)的影響。使用磁芯時(shí)，可使雜散磁場(chǎng)在傳感器IC周?chē)至?，因?yàn)榇判驹趥鞲衅鱅C周?chē)峁┝艘粋€(gè)低磁阻通路。不使用濾芯時(shí)，霍爾板會(huì)出現(xiàn)高電流載流體或螺線管產(chǎn)生的雜散場(chǎng)，進(jìn)而可能在測(cè)量電流時(shí)產(chǎn)生誤差。正確的電路板和系統(tǒng)設(shè)計(jì)能在電流測(cè)量時(shí)消除這些誤差來(lái)源；但經(jīng)優(yōu)化的線跡布局也可能限制PCB和系統(tǒng)的設(shè)計(jì)。針對(duì)該問(wèn)題的解決方案是集成式差分電流傳感技術(shù)。ACS724集成式電流傳感器IC如圖1所示。
圖 1 ACS724集成式電流傳感器IC
2 差分電流傳感的原理
差分電流傳感的基本原理是載流導(dǎo)體的兩側(cè)產(chǎn)生的磁場(chǎng)具有相反的極性。這就是說(shuō)，當(dāng)使用圖2所示的載流引腳框時(shí)，霍爾板1(H1)會(huì)出現(xiàn)所示電流產(chǎn)生的范圍外磁場(chǎng)，霍爾板2(H2)會(huì)出現(xiàn)所示電流產(chǎn)生的范圍內(nèi)磁場(chǎng)。當(dāng)電流傳感器IC上存在共模場(chǎng)時(shí)，兩個(gè)霍爾板會(huì)出現(xiàn)相同的磁場(chǎng)。通過(guò)減去兩個(gè)霍爾板的輸出，我們能抑制這些在外部產(chǎn)生的磁場(chǎng)。差分電流傳感器IC的輸出如式(1)所示：
VOUT=G×(B1-B2) (1)
其中，B1表示H1的磁場(chǎng)，B2表示 H2的磁場(chǎng)，G表示傳感器IC的增益（單位：mV/G）。如果有電流通過(guò)引腳框(I)，并且傳感器IC(BC)上存在共模場(chǎng)，則差分傳感器IC的輸出為：
VOUT=G×([C1×I+BC]-[-C2×I+BC]) (2)
其中，C1表示H1的耦合因數(shù)(單位：G/A)，C2表示H2的耦合因數(shù)(單位：G/A)。簡(jiǎn)化該等式后可得出：
VOUT=G×I×(C1+C2) (3)
共模場(chǎng)(BC)抵消，輸出信號(hào)只與通過(guò)傳感器IC的電流成正比。同樣，由于霍爾板只能測(cè)量一種尺寸的磁場(chǎng)，所以傳感器IC會(huì)忽略其他平面內(nèi)的外部磁場(chǎng)。
圖 2 采用差分霍爾板配置的集成式
電流傳感器IC引腳框
3 差分電流傳感的限制因素
差分電流傳感的抑制能力有兩種主要限制：
(1)霍爾板匹配：在共模場(chǎng)的作用下，兩個(gè)霍爾板的不匹配會(huì)使差分傳感器IC的輸出產(chǎn)生一些變化。Allegro電流傳感器IC是單片器件，所以?xún)蓚€(gè)霍爾板都在相同的芯片上，從而能產(chǎn)生名義上和超溫狀態(tài)下的高度匹配。單晶片上的霍爾板匹配通常高于1%。
(2)場(chǎng)梯度：如果通過(guò)兩個(gè)霍爾板的外部干擾磁場(chǎng)不均勻，干擾磁場(chǎng)的差別就會(huì)傳播到傳感器IC的輸出。要應(yīng)對(duì)這種限制，可將兩個(gè)霍爾板盡可能靠近放置，同時(shí)使其位于導(dǎo)體的另一側(cè)。
4 均勻外部磁場(chǎng)的共模抑制
霍爾板在晶片上的匹配通常約為1%，這會(huì)將共模場(chǎng)的抑制限定在40 dB左右。在此均勻外部磁場(chǎng)(BC)的作用下，傳感器IC的輸出誤差（單位：A）為：
其中CF表示通過(guò)傳感器IC流向霍爾板的電流的耦合因數(shù)(單位：G/A)，它等于以上C1+C2之和。大多數(shù)Allegro集成式電流傳感器IC的耦合因數(shù)約為10～15 G/A，這會(huì)產(chǎn)生圖3所示的輸出誤差(單位：A)與外部磁場(chǎng)的比例關(guān)系。為便于理解怎樣產(chǎn)生這類(lèi)磁場(chǎng)，我們?cè)诰嚯x傳感器IC僅10 mm的導(dǎo)線內(nèi)接通50 A電流，即可在傳感器IC上產(chǎn)生10 G的磁場(chǎng)?；魻柊宓钠ヅ錇?%時(shí)，由于該磁場(chǎng)的存在，傳感器IC的輸出只會(huì)產(chǎn)生約10 mA的誤差，相比之下，未采用共模場(chǎng)抑制時(shí)，會(huì)產(chǎn)生1 A的誤差。
圖3 兩個(gè)霍爾板1%不匹配時(shí)的
誤差(單位：A)與共模場(chǎng)的對(duì)比CF=10 G/A
5 對(duì)鄰近載流導(dǎo)體產(chǎn)生的磁場(chǎng)進(jìn)行共模抑制
在電流傳感器IC應(yīng)用中，最常見(jiàn)的一種干擾磁場(chǎng)是鄰近載流導(dǎo)體。這些可能是其他相位或接地回路。載流導(dǎo)體產(chǎn)生的磁場(chǎng)可能在兩個(gè)霍爾板上產(chǎn)生不均勻場(chǎng)，具體取決于電流的方向。最壞的情況是電流方向與兩個(gè)霍爾板垂直，如圖4所示。
圖4 與兩個(gè)霍爾板垂直的外部電流
在此情況下，H1和H2的磁場(chǎng)為：
當(dāng)
只使用一個(gè)霍爾板時(shí)，B1是所產(chǎn)生的磁場(chǎng)。當(dāng)使用差分配置時(shí)，可使兩個(gè)霍爾板(B1和B2)的磁場(chǎng)相減，從而可得出：
用這些磁場(chǎng)除以耦合因數(shù)CF(~10 to 15 G/A)，可將這些干擾磁場(chǎng)轉(zhuǎn)換為誤差（單位：A）。圖5顯示了只使用一個(gè)霍爾板時(shí)的誤差與距離的關(guān)系。
圖5 單獨(dú)霍爾傳感的載流導(dǎo)線的
誤差(A)與距離的關(guān)系（d為0.8 mm）
圖6 當(dāng)電流方向與霍爾板
垂直時(shí)（d為0.8 mm），差分傳感的
載流導(dǎo)線的誤差(A)與距離的關(guān)系
圖6顯示了使用差分配置時(shí)的誤差。圖7顯示了單獨(dú)霍爾配置與差分霍爾配置之間的抑制比（單位：dB）。值得注意的關(guān)鍵點(diǎn)是在10X抑制時(shí)，抑制比為-20 dB，30X抑制時(shí)，抑制比為-30 dB。這些點(diǎn)取決于D和d的比率，如圖8所示。圖8中的所有D和d值保持不變，也就是說(shuō)，減少霍爾板之間的距離，并增加霍爾板到外部載流導(dǎo)線的距離，會(huì)減少測(cè)量值的誤差量。大多數(shù)Allegro集成式電流傳感器IC的霍爾間距(d)約為0.6～1 mm。
圖7 在外部導(dǎo)線與傳感器IC的距離內(nèi)，
單獨(dú)霍爾配置與差分霍爾配置的抑制比。
外部導(dǎo)線的電流方向與兩個(gè)霍爾板垂直。
d為0.8 mm
圖8 在外部導(dǎo)線與磁傳感器IC的
相對(duì)距離內(nèi)，單獨(dú)霍爾配置與差分
霍爾配置的抑制比(D/d) 。外部導(dǎo)線的
電流方向與兩個(gè)霍爾板垂直
當(dāng)鄰近載流導(dǎo)體的電流方向與兩個(gè)霍爾板平行時(shí)，會(huì)在兩個(gè)霍爾板上產(chǎn)生相同的磁場(chǎng)。這是理論上抑制無(wú)限的理想情況。其中，抑制的限制因素是霍爾板的匹配，如上所述。當(dāng)然，介于最壞情況（垂直配置）和理想情況（平行配置）之間的所有情況都可能出現(xiàn)。如圖9所示，干擾磁場(chǎng)的計(jì)算方法如式(7)：
6 試驗(yàn)數(shù)據(jù)
利用差分電流傳感的ACS724電流傳感器IC可用于驗(yàn)證本文所述的分析。進(jìn)行試驗(yàn)時(shí)，可將載流導(dǎo)線放在傳感器IC附近，并使其與霍爾板垂直，然后以不同的距離和電流強(qiáng)度測(cè)量傳感器IC輸出的變化。為估算誤差，ACS724采用的主要參數(shù)包括：
圖9 鄰近電流產(chǎn)生的離角磁場(chǎng)
(1)霍爾板之間的距離(d)為0.7 mm。
(2)與一個(gè)霍爾板的耦合是11 G/A，與另一個(gè)霍爾板的耦合是2.8 G/A，所以總耦合因數(shù)(CF)是13.8 G/A。
因此估計(jì)誤差(A)是：
圖10 差分霍爾傳感載流導(dǎo)線
估計(jì)誤差(A)與距離的關(guān)系
圖10中的虛線表示使用此公式計(jì)算的估計(jì)誤差，圖中的點(diǎn)表示測(cè)量值。總之，試驗(yàn)數(shù)據(jù)與計(jì)算誤差比較匹配。測(cè)量誤差可能略小于計(jì)算誤差，因?yàn)猷徑鼘?dǎo)線未與霍爾板在同一平面，從而使傳感器IC上的磁場(chǎng)減弱。
7 結(jié)論
總之，集成式差分電流傳感使雜散磁場(chǎng)產(chǎn)生的誤差降低了一到兩個(gè)數(shù)量級(jí)。這樣，此類(lèi)傳感器IC的用戶(hù)就不必再擔(dān)心雜散場(chǎng)干擾電流的測(cè)量，而且能簡(jiǎn)化PCB布局，并使用外形更精巧的系統(tǒng)。對(duì)于采用載流線跡或磁場(chǎng)發(fā)生器件(如螺線管)的高度壓縮系統(tǒng)，可采用本文的分析，以快速估算這些雜散場(chǎng)產(chǎn)生的誤差量。這樣設(shè)計(jì)人員就能預(yù)見(jiàn)和改正可能在系統(tǒng)內(nèi)引入過(guò)大誤差的系統(tǒng)配置或 PCB 布局，從而顯著減少設(shè)計(jì)迭代的次數(shù)。
參考文獻(xiàn)
[1] R S.Popovic.霍爾效應(yīng)器件，第二版.IoP Publishing Ltd.，2004.
[2] DC and Transient Current CapabilityCharacteristics.http：//www.allegromi-cro.com/en/Design-Center/Techni-cal-Documents/Hall-Effect-Sensor-IC-Publications/DC-and-Transient-Current-Capability-Fuse-Character-istics.aspx.
[3] Hysteresis Mitigation in Current Sen-sor ICs Using Ferromagnetic Cores.
http://www.allegromicro.com/en/De-sign-Center/Technical-Documents/Hall-Effect-Sensor-IC-Publications/Hysteresis-Mitigation-in-Current-Sensor-ICs-Using-Ferromagnetic-Cores.aspx.
[4] Allegro ACS724 Datasheet.http：//www.allegromicro.com/~/media/Files/Datasheets/ACS724-Datasheet.ashx.
[5] Juan Manuel Cesaretti.Mechanical Stress and Stress Compensation in Hall Sensors. Georgia Institute of Technology，2008.https://smartech.gatech.edu/bitstream/handle/1853/28202/cesaretti_juan_m_200805_mast.pdf.