廣立微（Semitronix）推出最精確的前端電容測(cè)試方案——Addressable QVCM電容測(cè)試技術(shù)，其測(cè)量前端電容的精度可以達(dá)到1fF，同時(shí)能夠精確測(cè)試并繪制多個(gè)電容測(cè)試項(xiàng)的C-V曲線。該技術(shù)完善了廣立微集成電路工藝成套監(jiān)測(cè)方案的生態(tài)布局，使廣立微Addressable技術(shù)能夠滿足IC工藝制造中的全部監(jiān)控需求，是廣立微創(chuàng)新發(fā)展歷程中的一個(gè)重要里程碑。

據(jù)悉，電容是集成電路中的關(guān)鍵器件，同時(shí)寄生電容對(duì)芯片性能(功耗與速度)具有決定性的影響，特別是當(dāng)集成電路進(jìn)入先進(jìn)FinFET工藝后，寄生電容的精確測(cè)試已經(jīng)成為了困擾業(yè)界的難題與巨大挑戰(zhàn)之一。目前行業(yè)內(nèi)通常采用的LCR meter電容測(cè)試方法，其精度在幾十飛法（fF）以上，無(wú)法滿足晶體管級(jí)的電容測(cè)試；CBCM方法雖然可以精確地測(cè)量后端電容，但是因?yàn)榍岸舜嬖诟鞣Nleakage（如gate leakage…）而使CBCM方法無(wú)法精確測(cè)量前端電容。

廣立微針對(duì)前端電容的精確測(cè)試這一難點(diǎn)和痛點(diǎn)，投入大量的時(shí)間與資源，首次將QVCM電容測(cè)試方法與可尋址測(cè)試芯片技術(shù)有機(jī)結(jié)合，所研發(fā)出的Addressable QVCM電容測(cè)試技術(shù)克服了傳統(tǒng)CBCM不能消除電荷注入和前端漏電效應(yīng)的影響，解決了當(dāng)前電容測(cè)試芯片占用面積過(guò)大、電容測(cè)試技術(shù)精度不足、寄生電容大、不同偏置電壓下前端電容不能測(cè)試、一個(gè)DUT僅能測(cè)試一個(gè)電容項(xiàng)等技術(shù)瓶頸，尤其適用于55nm、40nm、28nm、14nm及更先進(jìn)工藝的FEOL電容測(cè)試，其測(cè)試精度能夠達(dá)到1fF，同時(shí)能夠測(cè)量多個(gè)電容測(cè)試項(xiàng)的C-V曲線。

目前Addressable QVCM電容測(cè)試解決方案已經(jīng)在多個(gè)國(guó)內(nèi)外知名半導(dǎo)體企業(yè)成功實(shí)現(xiàn)了產(chǎn)業(yè)化應(yīng)用?？蛻艨梢赃x擇性地結(jié)合廣立微的其他電性測(cè)試方案，使測(cè)試出的測(cè)試結(jié)果能夠有針對(duì)性地反映芯片存在的各方面問(wèn)題，依據(jù)這些問(wèn)題，工程師可以對(duì)設(shè)計(jì)或工藝環(huán)境做出相應(yīng)的改進(jìn)，對(duì)于芯片良品率和性能提升具有非常重要的現(xiàn)實(shí)意義。

技術(shù)指標(biāo)

對(duì)于＜100fF的電容實(shí)現(xiàn)電容測(cè)試精度達(dá)到1fF/＜1%；

精確繪制出不同偏置電壓下的C-V曲線；

實(shí)現(xiàn)Cgg/Cgb/Cgsd@VB三個(gè)測(cè)試項(xiàng)在同一測(cè)試電路中覆蓋；

平均每個(gè)DUT僅占用0.25個(gè)Pad。

關(guān)于廣立微 

杭州廣立微電子有限公司（Semitronix）是一家專為半導(dǎo)體業(yè)界提供性能分析和良率提升方案的領(lǐng)先供應(yīng)商，其成品率解決方案已成功應(yīng)用于180nm~7nm工藝技術(shù)節(jié)點(diǎn)。Semitronix提供基于測(cè)試芯片的軟、硬件系統(tǒng)產(chǎn)品以及整體解決方案，一方面為晶圓代工廠的新工藝制程研發(fā)提供整合性的技術(shù)服務(wù)，包括從早期設(shè)計(jì)、中后期量產(chǎn)時(shí)的可尋址測(cè)試結(jié)構(gòu)，直到 yield ramp階段基于產(chǎn)品版圖的測(cè)試芯片；另一方面為設(shè)計(jì)公司提供定制化的測(cè)試芯片工具和服務(wù)，幫助提高IC設(shè)計(jì)的可制造性、性能、成品率并縮短產(chǎn)品上市時(shí)間。