一种用于时间交织型SAR ADC的电容校正技术
2021年电子技术应用第7期
杨荣彬，徐振涛
成都铭科思微电子技术有限责任公司，四川 成都610051
摘要： 时间交织型SAR ADC对包括电容失配在内的通道间失配较敏感，其中电容失配既包括通道内的失配也包括通道间的失配，是影响时间交织型SAR ADC性能的重要因素。为了提升时间交织型SAR ADC的性能，基于对SAR ADC中DAC电容失配对时间交织型SAR ADC影响的分析，结合单通道低速工作SAR ADC的电容校正方法，提出了一套适用于时间交织型SAR ADC的电容校正方法，实现了超过9 dB的SFDR和超过2.5 dB的SNDR性能提升。
中圖分類號： TN432
文獻(xiàn)標(biāo)識碼： ADOI：10.16157/j.issn.0258-7998.201177
中文引用格式： 楊榮彬，徐振濤. 一種用于時間交織型SAR ADC的電容校正技術(shù)[J].電子技術(shù)應(yīng)用，2021，47(7)：44-47.
英文引用格式： Yang Rongbin，Xu Zhentao. A calibration technique for capacitor mismatches of time-interleaved SAR ADC[J]. Application of Electronic Technique，2021，47(7)：44-47.
文獻(xiàn)標(biāo)識碼： ADOI：10.16157/j.issn.0258-7998.201177
中文引用格式： 楊榮彬，徐振濤. 一種用于時間交織型SAR ADC的電容校正技術(shù)[J].電子技術(shù)應(yīng)用，2021，47(7)：44-47.
英文引用格式： Yang Rongbin，Xu Zhentao. A calibration technique for capacitor mismatches of time-interleaved SAR ADC[J]. Application of Electronic Technique，2021，47(7)：44-47.
A calibration technique for capacitor mismatches of time-interleaved SAR ADC
Yang Rongbin，Xu Zhentao
Chengdu MECS Technology Co.，Ltd.，Chengdu 610051，China
Abstract： The time-interleaved SAR ADC is sensitive to mismatch between channels. The key factor is the capacitor mismatch, both in channel and between channels. This paper analyzes the impacts of capacitor mismatches in DAC of SAR(Successive-Approximation-Register) ADC on time-interleaved SAR ADC. For improving performance of time-interleaved SAR ADC, a calibration technique based on calibration of capacitor mismatches in single low-speed SAR ADC is proposed, which results in improvement of SFDR(Spurious Free Dynamic Range) exceed 9 dB and SNDR(Signal to noise distortion ratio) exceed 2.5 dB。
Key words : time-interleave；SAR ADC；capacitor mismatches；calibration technique
0 引言
高速ADC作為關(guān)鍵模塊在航空航天、雷達(dá)通信[1]和軟件無線電等領(lǐng)域發(fā)揮著重要作用。隨著應(yīng)用的發(fā)展，這些領(lǐng)域?qū)δ?shù)轉(zhuǎn)換器的性能要求越來越高，特別是在對續(xù)航有限制的應(yīng)用場合，不僅需要ADC的速度和精度滿足系統(tǒng)要求，還對ADC的低功耗提出了明確要求[2]。
逐次逼近(Successive-Approximation-Register，SAR)ADC由于其本身的類數(shù)字電路特性，使得該類型的ADC可以較好地發(fā)揮先進(jìn)工藝制程的優(yōu)勢，在提高性能的同時降低功耗。隨著集成電路的制造工藝發(fā)展到納米量級，SAR ADC的功耗優(yōu)勢將越來越明顯[3-5]。
時間交織(Time-Interleaved，TI)ADC是將多個低速工作的ADC按照時間順序依次對輸入信號進(jìn)行采樣并轉(zhuǎn)換量化輸出，并將各低速ADC的輸出結(jié)果按對應(yīng)的工作次序交織成最終輸出，以實(shí)現(xiàn)模擬信號到數(shù)字信號的高速轉(zhuǎn)換。隨著集成電路制造工藝的發(fā)展，基于納米工藝設(shè)計(jì)制造的低功耗高速時間交織型SAR ADC在近年來越來越受到人們的重視[6-8]。
本文詳細(xì)內(nèi)容請下載：http://www.ihrv.cn/resource/share/2000003652。
作者信息：
楊榮彬，徐振濤
(成都銘科思微電子技術(shù)有限責(zé)任公司，四川 成都610051)
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。