《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > 基于UVM的Wishbone-SPI驗(yàn)證平臺(tái)設(shè)計(jì)
基于UVM的Wishbone-SPI驗(yàn)證平臺(tái)設(shè)計(jì)
2022年電子技術(shù)應(yīng)用第6期
劉森態(tài)，龐 宇，魏 東
重慶郵電大學(xué) 光電工程學(xué)院，重慶400065
摘要： 隨著芯片復(fù)雜度增加，芯片驗(yàn)證在設(shè)計(jì)流程中所消耗時(shí)間也不斷提高。針對傳統(tǒng)驗(yàn)證平臺(tái)重用性差、覆蓋率低，通過使用通用驗(yàn)證方法學(xué)(Universal Verification Methodology，UVM)設(shè)計(jì)Wishbone-SPI驗(yàn)證平臺(tái)，用UVM組件靈活地搭建驗(yàn)證平臺(tái)，完成標(biāo)準(zhǔn)的驗(yàn)證框架，設(shè)計(jì)受約束隨機(jī)激勵(lì)，自動(dòng)統(tǒng)計(jì)功能覆蓋率。仿真結(jié)果顯示，該驗(yàn)證平臺(tái)功能覆蓋率達(dá)到100%，并表明該平臺(tái)具有良好的可配置性與可重用性。
中圖分類號(hào)： TN402
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.212337
中文引用格式： 劉森態(tài)，龐宇，魏東. 基于UVM的Wishbone-SPI驗(yàn)證平臺(tái)設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2022，48(6)：36-41.
英文引用格式： Liu Sentai，Pang Yu，Wei Dong. Design of Wishbone-SPI verification platform based on UVM[J]. Application of Electronic Technique，2022，48(6)：36-41.
Design of Wishbone-SPI verification platform based on UVM
Liu Sentai，Pang Yu，Wei Dong
Chongqing University of Posts and Telecommunications，Chongqing 400065，China
Abstract： As the complexity of the chip increases, the time it takes to verify the chip in the design process continues to increase. Aiming at the poor reusability and low coverage of traditional verification platforms, this paper uses Universal Verification Methodology(UVM) to design the Wishbone-SPI verification platform, uses UVM components to flexibly build the verification platform, completes the standard verification framework, and designs constrained random stimulus, automatically counting function coverage. The simulation results show that the functional coverage of the verification platform reaches 100%, and shows that the platform has good configurability and reusability.
Key words : UVM；SPI；Wishbone；verification platform

0 引言

    基于TestBench的傳統(tǒng)芯片驗(yàn)證方法，對人員的驗(yàn)證經(jīng)驗(yàn)要求高，且平臺(tái)可移植性差，難達(dá)到預(yù)期覆蓋率，不適于快速迭代芯片設(shè)計(jì)市場[1]。目前，UVM已是IC驗(yàn)證領(lǐng)域主流的方式，它由SystemVerilog語言編寫，具有面向?qū)ο?Object Oriented Programming，OOP)的特點(diǎn)，擁有豐富的組件和基類，完善的通信機(jī)制，繼承并克服開源驗(yàn)證方法(Open Verifcation Methodology，OVM)沒有寄存器的解決方案，可以根據(jù)驗(yàn)證需求，快速地搭建工程[2-3]。

    串行外設(shè)接口SPI(Serial Peripheral Interface)是由Motorola公司定義一種單主機(jī)多從機(jī)全雙工的模式通信，協(xié)議標(biāo)準(zhǔn)下由主入從出數(shù)據(jù)線(Master Input Slave Output，MISO)、主出從輸入數(shù)據(jù)線(Master Output Slave Input，MOSI)、串行時(shí)鐘信號(hào)線(Serial Clock，SCK)和從機(jī)選擇信號(hào)線(Slave Select，SS)共4種引腳組成。該接口可與模數(shù)轉(zhuǎn)換器DAC、數(shù)模轉(zhuǎn)換器DAC和外部存儲(chǔ)器等芯片通信，是SoC(System on Chip)最主要的外設(shè)接口之一。




本文詳細(xì)內(nèi)容請下載：http://www.ihrv.cn/resource/share/2000004416。




作者信息：

劉森態(tài)，龐  宇，魏  東

(重慶郵電大學(xué) 光電工程學(xué)院，重慶400065)




wd.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。