摘 要： 分析了非同步采樣" title="同步采樣">同步采樣對諧波測量精度的影響，提出采用數(shù)字鎖相環(huán)" title="數(shù)字鎖相環(huán)">數(shù)字鎖相環(huán)來同步被測信號的方法。數(shù)字鎖相環(huán)電路采用VHDL語言和可編程邏輯器件設計實現(xiàn)，并用MAX+plusⅡ軟件進行仿真。仿真和測試結果表明，所設計的數(shù)字鎖相環(huán)可以很好地跟蹤被測信號，如果模值K設為1，當跟蹤至180ms時，頻率誤差僅為0.01Hz。
關鍵詞： 數(shù)字鎖相環(huán)；諧波檢測；可編程邏輯器件
?
電力系統(tǒng)諧波檢測精度受多方面因素的影響[1]，其中一個關鍵因素是非同步采樣所造成的誤差。電力系統(tǒng)的工頻信號頻率并不是嚴格的50Hz或60Hz[2]，如果對諧波信號進行固定周期的定時采樣，必然會導致FFT運算產(chǎn)生誤差。這種誤差來源于非整周期采樣引入的窗截斷，以及采樣時實際信號的各次諧波分量不能正好落在頻率分辨點上，而是落在某兩個頻率分辨點之間[3]。這樣通過FFT就不能直接得到各次諧波分量的準確值，而只能以臨近的頻率分辨點的值來近似代替。因此，本文提出采用數(shù)字鎖相環(huán)實現(xiàn)對被采樣信號頻率和相位的鎖定，以提高諧波檢測的精度。
1 非同步測量誤差分析
在t0，t1，…，ti-1，ti…，tN-1，tN時刻分別對周期為T的信號x(t)進行N點采樣，采用間隔為Ts，采樣頻率" title="采樣頻率">采樣頻率fs=1/Ts，如果滿足tN-t0=T和ti-ti-1=Ts兩個條件，則可稱為同步采樣。前者要求采樣頻率必須為信號頻率的整數(shù)倍，后者則要求采樣必須是等間隔采樣。
要實現(xiàn)同步采樣，通常取Ts=T/N為采樣間隔，每隔Ts時間進行采樣。理想條件下，該方法可以滿足同步采樣的兩個條件。但是當采樣信號頻率發(fā)生變化時，采樣頻率將不再是信號頻率的整數(shù)倍。表1給出了N=16，T=20ms時DFT計算信號x(t)=sin(2πft)產(chǎn)生的最大誤差絕對值，f取49.5Hz～50.5Hz。
?
2 數(shù)字鎖相環(huán)
為了提高諧波測量的精度，采用數(shù)字鎖相環(huán)(DPLL)同步被測信號，以實現(xiàn)對誤差的修正。控制器根據(jù)DPLL模塊檢測出信號頻率的大小，實時調整A/D轉換器的采樣頻率，以同步被測信號，提高測量精度[4]。
?數(shù)字鎖相環(huán)(DPLL)由數(shù)字鑒相器" title="鑒相器">鑒相器(DPD)、數(shù)字環(huán)路濾波器" title="環(huán)路濾波器">環(huán)路濾波器(DLF)、數(shù)控振蕩器(DCO)和分頻器(DIV)組成，結構如圖1所示。
?
2.1 數(shù)字鑒相器(DPD)
常用的數(shù)字鑒相器有兩種類型：異或門(XOR)鑒相器和邊沿控制鑒相器(ECPD)[5]。本文采用異或門(XOR)鑒相器。異或門鑒相器比較輸入信號Fi相位和輸出信號Fo相位之間的相位差Φe=Φi-Φo，并輸出相差信號ID作為數(shù)字環(huán)路濾波器(DLF)的計數(shù)方向信號。數(shù)字鑒相器的工作波形如圖2所示。
?
2.2 數(shù)字環(huán)路濾波器
數(shù)字環(huán)路濾波器(DLF)由K變?？赡嬗嫈?shù)器構成，消除了鑒相器輸出的相位差信號中的高頻成分，保證環(huán)路的性能穩(wěn)定。K變?？赡嬗嫈?shù)器根據(jù)相差信號ID來進行加減運算。當相差信號ID為低電平時，計數(shù)器進行加運算，如果相加的結果達到預設的模值K，則輸出一個進位脈沖(INC)信號給數(shù)控振蕩器(DCO)；當相差信號為高電平時，計數(shù)器進行減運算，如果相減結果為零，則輸出一個借位脈沖(DEC)信號給數(shù)控振蕩器(DCO)。
數(shù)字環(huán)路濾波器(DLF)電路工作波形如圖3所示。時鐘DLFCLK則是對CLK進行二分頻得到。ID為一占空比為50%的方波信號，當模值K設為1時，在INC和DEC輸出端上分別出現(xiàn)7個脈沖波形；而當模值K設為5時，只有2個脈沖輸出；K為10時，只有1個脈沖；K=15時，沒有脈沖輸出。
?
2.3 數(shù)控振蕩器
數(shù)控振蕩器(DCO)由脈沖加減電路構成，實現(xiàn)了對輸入信號頻率和相位的跟蹤和調整，最終使輸出信號鎖定在輸入信號的頻率上。當沒有進位/借位(INC/DEC)脈沖信號時，輸出Fs對時鐘DCOCLK進行固定系數(shù)的分頻；當有進位(INC)脈沖信號時，在輸出Fs信號上加入1個DCOCLK時鐘周期，使Fs周期變長；當有借位(DEC)脈沖信號時，在輸出Fs信號上減去1個DCOCLK時鐘周期，使Fs周期變短。因此，DCOCLK時鐘周期決定了鎖相環(huán)頻率跟蹤的精度。
DCO電路工作波形如圖4所示。其中Fc為DCO的中心振蕩頻率，是對DCOCLK進行固定系數(shù)的分頻得到，在頻率調節(jié)過程中始終不變，是在仿真時特意加進來的，在此作為一個比較信號，和Fs波形進行對比，以了解Fs頻率的變化。
?
2.4 數(shù)字鎖相環(huán)整體電路仿真結果
數(shù)字鎖相環(huán)(DPLL)整體電路的仿真結果如圖5和圖6所示。其中輸入信號頻率fi設為50.1Hz(T=29.94-9.98=19.96ms)，要使頻率跟蹤精度達到0.1Hz，則fclk=(Nfi)/(1-fi/f)=(256×50.1)/(1-50.1/50)=6412800Hz=6.4128MHz(實際應用中取fclk=6.4MHz)，其中N為每周期信號采樣點數(shù)，f取電力系統(tǒng)工頻50Hz，可通過對DCO的中心振蕩頻率Fc(Fc=fclk/500=6.4MHz/500=12.8kHz)進行256分頻得到，即f=Fc/256=12.8kHz/256=50Hz。fs=256fo輸出為A/D轉換器的采樣頻率。分頻器DIV設置為2分頻，fclk=fDCOCLK=2fDLFCLK。
?
K變模計數(shù)器的模值K[3..0]取值范圍為0～15，取1時，仿真結果如圖5所示。在180.0ms附近To=187.132-167.168=19.964ms，fo=1/To≈50.09Hz，誤差僅為0.01Hz。在N=16時，用DFT計算信號x(t)=sin(2πft)產(chǎn)生幅值誤差約為0.009%，相位誤差約為0.031°。
K變模計數(shù)器的模值K[3..0]取15時，仿真結果如圖6 所示。在180.0ms附近To=185.159-167.929=20.23ms，fo=1/To≈49.43Hz，誤差為0.67Hz。在N=16時，用DFT計算信號x(t)=sin(2πft)產(chǎn)生幅值誤差約為0.687%，相位誤差約為2.165°?？梢?，模值K[3..0]越小，鎖相環(huán)對被測信號頻率鎖定的速度就越快，但是頻率跟蹤調整的精細度就越低，在接近被測信號頻率處，輸出頻率會產(chǎn)生較大的抖動；反之，模值K[3..0]越小，鎖相環(huán)對被測信號頻率鎖定的速度就越慢，但頻率跟蹤調整就越精細，在接近被測信號頻率處，輸出頻率抖動較小。
本文提出了利用數(shù)字鎖相環(huán)實現(xiàn)對電力系統(tǒng)基波信號進行同步的方法，采用VHDL語言實現(xiàn)鎖相環(huán)電路設計，并用可編程邏輯器件予以實現(xiàn)。電路采用MAX+plusⅡ軟件進行仿真，并對硬件電路進行測試。仿真和測試結果表明，該數(shù)字鎖相環(huán)具有控制靈活、跟蹤精度高和易于集成等特點。
參考文獻
[1] 黃方能，吳玉燕.FFT諧波檢測存在的問題[J]. 廣西電力，2005，(4)：39-41.
[2] MACK G W，SANTOSO S.Understanding power?system harmonics[J].IEEE Transactions on Power
???? Engineering Review，2001，21(11)：8-11.
[3] 蔣毅，吉天祥.一種修正的高精度諧波分析方法[J].電子測量與儀器學報，2006，20(1)：19-21.
[4] 劉俊飛，劉宏達，徐俊紅.基于鎖相同步采樣的諧波測量[J].應用科技，2005，32(5)：27-29.
[5] 張振華，張興周.一種用可編程邏輯器件實現(xiàn)的全數(shù)字鎖相環(huán)路[J].四川通信技術，2000，30(6)：9-11.