EDA與制造相關(guān)文章 模拟电路印制板的布线设计 如何依据设计好的电路原理图，设计出电路性能优异的PCB印制板图，是电路设计师十分重视的问题。模拟电路PCB印制板图的设计依据电路的工作频率，在排板布线方面有它自身的特点和规律，文章以收录机电路为例就模拟电路PCB印制板的布线工作做一些讨论。 發(fā)表于：2011/5/25 Synopsys与北京集成电路设计园达成深化战略合作 中国北京，2011年5月24日——全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布，北京集成电路设计园与新思科技的合作进一步深化，达成了新的合作框架协议。 發(fā)表于：2011/5/24 ASIC后端设计中的时钟树综合 行业产品市场行情，产品价格趋势分析，全国各类展会动态，尽在ICBuy电子网行业资讯频道。他是您把握市场行情不可多得的得力助手！ 發(fā)表于：2011/5/23 一种基于Modelsim FLI接口的协同仿真技术 协同仿真就是利用仿真工具提供的外部接口，用其它程序设计语言(非HDL语言，如c语言等)编程，用辅助仿真工具进行仿真。Modelsim提供了与c语言的协同仿真接口。以Windows平台为例，用户可通过modelsim提供的c语言接口函数编程，生成动态链接库，由modelsim调用这些动态链接库进行辅助仿真，如图1所示。 發(fā)表于：2011/5/20 日本VDEC采用SpringSoft VERDI侦错软件提升VLSI设计教育效率 2011年5月18日日本横滨 —SpringSoft今天宣布，日本VLSI设计教育中心(VLSI Design and Education Center) (VDEC)将提供SpringSoft的Verdi™自动化侦错系统给日本的国立大学、公立大学、私立大学与学院，作为教育用途。VDEC是VLSI (超大规模集成电路)技术教育中心，以提升日本半导体产业VLSI设计教育及支持VLSI芯片制造为宗旨。 發(fā)表于：2011/5/19 一种混合属性数据的聚类算法 提出一种基于属性分解的随机分组的改进方法，以提高聚类算法的稳定性和适用性。实验仿真结果表明，改进算法具有很好的稳定性和应用性。 發(fā)表于：2011/5/18 一种低压低功耗衬底驱动轨至轨运算放大器设计 介绍了一种基于衬底驱动技术的低电压低功耗运算放大器。输入级采用衬底驱动MOSFET，有效避开阈值电压限制；输出采用改进前馈式AB类输出级，确保了输出级晶体管的电流能够得到精确控制，使输出摆幅达到轨至轨。整个电路采用PTM标准0.18 μm CMOS工艺参数进行设计，用Hspice进行仿真。模拟结果显示，测得直流开环增益为62.1 dB，单位增益带宽为2.13 MHz，相位裕度52°，电路在0.8 V低电压下正常运行，电路平均功耗只有65.9 μW。 發(fā)表于：2011/5/18 西班牙天然气公司使用 MATLAB 对电力市场进行预测 MathWorks 今天宣布，西班牙天然气公司（GAS NATURAL FENOSA ）公司已使用 MATLAB 产品开发出可以帮助预测产能和需求并优化发电资产组合的模型。此外，该公司结合历史使用模式、天气预报、生产成本、监管规制以及其他各种运营因素，开发出一套优化和预测模型。西班牙天然气公司员工的生产率因此提高了一倍，能够更快地适应监管要求的变化，从而使得该公司的响应时间从几个月大幅缩减至几周。 發(fā)表于：2011/5/11 TIP41C低频大功率平面晶体管芯片设计 TIP41C是一种中压低频大功率线性开关晶体管。该器件设计的重点是它的极限参数。设计反压较高的大功率晶体管时，首先是如何提高晶体管的反压，降低集电区杂质浓度NC。 發(fā)表于：2011/5/11 基于EDA技术的数字钟设计与实现 摘要：为使数字钟从电路设计、性能分析到设计出PCB版(即印制电路版)图的整个过程能够在计算机上自动处理完成，从而缩短设计周期、提高设计效率、战小设计风险。本系统基于EDA技术的设计方法，提出一种采用P-MOS大规模 發(fā)表于：2011/5/11 基于给定系统的模糊PID控制 在借鉴传统PID控制应用于单片机的方法的基础上，引进了模糊规则的调用方式。根据偏差绝对值和偏差变化绝对值的改变，调节PID参数，最后进行Matlab仿真。经过对没有加入PID控制、加入传统PID控制与加入模糊PID动态性能的差异比较,验证被控系统的动态性能得到明显的改善。 發(fā)表于：2011/5/9 基于Avalon总线的SD卡读写控制器的设计 介绍Altera公司提出的SoPC技术，根据SoPC系统Avalon总线规范，设计一种同时包含Master和Slave端口的SD卡读写控制器，无需CPU的干预，并且支持中断，大大提高了SD卡的读／写速度。该设计的核心部分为SD卡读／写时序控制以及Avalon-MM总线与NiosⅡ的接口部分。该控制器在友晶科技DE2开发平台上验证通过，实现了大数据量的快速存取，满足了一般消费类电子需求，具有较大的应用前景。 發(fā)表于：2011/4/30 基于FPGA的脉冲分频技术研究 为了对运动控制系统中的脉冲进行精确控制以减少累计误差,需要对脉冲进行分、倍频和合成处理。介绍了通用的各种形式分频器的实现方法,给出了在Altera公司的CyclONe II系列EP2C8Q208C8型号FPGA芯片上实现的电路原理图和测试结果,验证了设计的正确性和可行性。由于设计采用了参数化的方法,因此具有广泛的应用价值。 發(fā)表于：2011/4/29 基于FPGA的宽带数字信道化接收机的设计 现代电磁信号环境越来越复杂密集，要求电子战接收机必须具有很宽的处理带宽、高灵敏度、大动态范围、多信号并行处理和大量信息实时处理的能力。而数字信道化接收机不仅可以较好地满足上述要求，还可实现监视信道内信号的全概率截获。数字信道化过程是宽带数字接收机的核心，目前广泛采用基于多相滤波的数字信道化结构。这种结构先用高速的模数转换器（A／D）进行数据采样，得到的高速数据流经抽取降低数据速率后进入多相滤波器组，该滤波器组是由一个原型滤波器调制到多个支路。现场可编程门阵列（FPGA）中丰富的乘法器、锁存器及数字信号处理算法IP核等资源，可以非常灵活地实现宽带数字信道化接收处理算法。本文采用基于多相滤波器的结构实现了一种高效高速的宽带数字信道化接收机，并在Altera公司的EP3SE110F1152C4上综合实现，输出载频、相位信息。1信道化接收机的基础理论1.1信道划分为建立实信号多信道接收机的数学模型，首先，对实信号的数字谱作如下信道划分：式（1）中，ωk为第k信道的归一化中心角频率；K为划分信道数。图1给出对应k=8时，实信道的频谱分配情况。需要指出的是由于实信号的频谱是对称的，所以只有4个独立的信道。图1实信号的信道 發(fā)表于：2011/4/29 RS Components 发布具三维功能的 DesignSpark PCB 升级版 RS Components 今日宣布推出其免费印制电路板（PCB）设计软件包 DesignSpark PCB 第二版。在与 Number One Systems 合作的情况下，DesignSpark PCB 的新特性包括 PCB 布局的独特三维可视化以及提升的资料库管理功能。新用户可在 www.designspark.com/pcb 免费下载的第二版升级软件，而工具中的“发布提醒”功能将提醒现有用户进行升级。 發(fā)表于：2011/4/26 <…476477478479480481482483484485…>
