123,123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

Xilinx發(fā)貨業(yè)界首批高端FinFET FPGA 16nm Virtex UltraScale+器件

賽靈思公司今天宣布其 Virtex® UltraScale+? FPGA面向首批客戶開始發(fā)貨，這是業(yè)界首款采用臺積公司(TSMC)16FF+工藝制造的高端FinFET FPGA。賽靈思在UltraScale+產(chǎn)品系列與設(shè)計(jì)工具上一直與100多家客戶積極接觸，目前已向其中60多家客戶發(fā)貨器件和/或開發(fā)板。 Virtex UltraScale+器件加上Zynq® UltraScale+ MPSoC和Kintex® UltraScale+ FPGA展示了賽靈思16nm產(chǎn)品組合三大系列已經(jīng)悉數(shù)登場。

發(fā)表于：2016/2/1

信道化接收機(jī)的結(jié)構(gòu)優(yōu)化和實(shí)現(xiàn)

為了減少信道化接收機(jī)的資源消耗，對低通濾波器組實(shí)現(xiàn)信道化接收機(jī)的結(jié)構(gòu)進(jìn)行了研究。在前人將HB濾波器和FIR濾波器設(shè)計(jì)為多通道并采用時(shí)分復(fù)用方法的基礎(chǔ)上，將NCO和CIC濾波器也做了同樣處理，并在FPGA上分別實(shí)現(xiàn)了優(yōu)化前后的兩種結(jié)構(gòu)，通過硬件資源消耗情況的對比，驗(yàn)證了此方法的有效性。在輸入數(shù)據(jù)為單一頻率正弦波的情況下，將信道化的結(jié)果導(dǎo)入Matlab進(jìn)行分析，驗(yàn)證了此方法的正確性。

發(fā)表于：2016/1/29

基于編譯選項(xiàng)的Linux內(nèi)核交互式圖解軟件設(shè)計(jì)*

Linux內(nèi)核龐大并且可定制性非常高，而且目前市場上并沒有學(xué)習(xí)內(nèi)核的指導(dǎo)軟件。針對Linux內(nèi)核學(xué)習(xí)難、配置難等問題，對Linux內(nèi)核模塊進(jìn)行了重新的邏輯劃分，提出了“虛目錄”的概念，并在此基礎(chǔ)上，圍繞Linux內(nèi)核的編譯選項(xiàng)設(shè)計(jì)并開發(fā)了一款學(xué)習(xí)指導(dǎo)軟件。該軟件為一套內(nèi)核編譯配置的輔助工具，虛目錄的劃分清晰地展示了內(nèi)核功能模塊的邏輯劃分，展開虛目錄后，會顯示與此虛目錄功能配置相關(guān)的所有編譯配置選項(xiàng)，使用戶了解到該目錄項(xiàng)的功能是通過哪些編譯選項(xiàng)來配置的。編譯配置選項(xiàng)之間存在著編譯依賴關(guān)系，本軟件可以從源碼的層次（如函數(shù)調(diào)用、變量引用等）來解釋編譯依賴關(guān)系的具體實(shí)現(xiàn)。

發(fā)表于：2016/1/29

基于CASA和譜減法的清音分離改進(jìn)算法

現(xiàn)有的基于計(jì)算聽覺場景分析（CASA）的單通道語音盲信號分離算法大多集中在對濁音分離的研究，對清音分離的研究甚少。針對清音分離的問題，對傳統(tǒng)的基于CASA和譜減法的清音分離算法進(jìn)行改進(jìn)，改進(jìn)算法通過估計(jì)語音onset/offset判別出可能存在清音的時(shí)頻塊，并利用相鄰時(shí)頻單元能量具有連續(xù)性的原理，對相應(yīng)的時(shí)頻塊中每一時(shí)頻單元分別進(jìn)行噪聲能量估計(jì)，使噪聲能量估計(jì)更加精準(zhǔn)。仿真實(shí)驗(yàn)結(jié)果表明，改進(jìn)算法比傳統(tǒng)算法運(yùn)算量更小，對清音分離的有效性更高。

發(fā)表于：2016/1/28

智能車路徑識別與控制性能提高方法研究及實(shí)現(xiàn)

為提高智能車路徑識別的準(zhǔn)確性、實(shí)時(shí)性和魯棒性，采用“圖像采集—圖像處理”交叉執(zhí)行的方式，同時(shí)在圖像處理階段采用跟蹤邊緣檢測算法，并將模糊控制算法和PID算法進(jìn)行整合。整體實(shí)驗(yàn)結(jié)果表明，智能車的速度提高了33.3%，準(zhǔn)確率提高了35.7%。本研究中的智能車系統(tǒng)可發(fā)展應(yīng)用于現(xiàn)代汽車的輔助駕駛系統(tǒng)，提高智能交通的安全性。

發(fā)表于：2016/1/26

基于多核DSP互聯(lián)架構(gòu)的SAR處理研究與設(shè)計(jì)

提出了一種基于多核DSP互聯(lián)架構(gòu)的SAR成像處理方案。首先，介紹了一種基于方位子塊插值的PFA實(shí)時(shí)成像算法。其次，研究了TI多核DSP TMS320C6678的處理性能，介紹了一種典型的RapidIO互聯(lián)架構(gòu)，并進(jìn)一步提出基于該架構(gòu)的SAR成像處理方案。最后，通過給出SAR成像結(jié)果并對比傳統(tǒng)解決方案，證明了該處理方案的有效性和先進(jìn)性。

發(fā)表于：2016/1/21

核高基項(xiàng)目首顆高性能FPGA芯片面世

“兩千萬門級，集成6.5G bps高速Serdes、硬核PCIe以及DDR3/2控制器和PHY，CME-C1在關(guān)鍵技術(shù)指標(biāo)上達(dá)到了國內(nèi)領(lǐng)先，可實(shí)現(xiàn)對同行競爭對手中端FPGA 芯片的部分替代，有效填補(bǔ)國產(chǎn)FPGA的市場空白?！焙烁呋鶉铱萍贾卮髮ｍ?xiàng)FPGA研發(fā)及產(chǎn)業(yè)化應(yīng)用課題負(fù)責(zé)人、京微雅格市場副總裁王海力激動(dòng)地說。

發(fā)表于：2016/1/21

蛙跳螢火蟲算法及其在無線電頻譜分配中的應(yīng)用

螢火蟲算法是一種生物群智能的隨機(jī)優(yōu)化算法，該算法通過模擬螢火蟲在覓食、擇偶中產(chǎn)生熒光而相互吸引、移動(dòng)、合作等行為來解決最優(yōu)化問題。雖然該算法具有設(shè)置參數(shù)少、原理簡單、更新公式清晰等優(yōu)點(diǎn)，但是存在著種群過早收斂到局部最優(yōu)解或者種群收斂速度慢等問題。為此本文提出蛙跳螢火蟲算法。該算法利用蛙跳的分群思想來優(yōu)化螢火蟲算法。利用蛙跳算法對種群進(jìn)行分群和局部深度優(yōu)化，不斷地迭代以尋得最優(yōu)解。在對蛙跳螢火蟲算法研究的基礎(chǔ)上把它應(yīng)用于無線電頻譜分配中，獲得比較滿意的頻譜分配方式。

發(fā)表于：2016/1/20

中國自主知識產(chǎn)權(quán)的FPGA產(chǎn)品又創(chuàng)新高

2016年1月19日，京微雅格（北京）科技有限公司今日召開“國家科技重大專項(xiàng)核高基項(xiàng)目首顆高性能FPGA芯片暨京微雅格CME-C1（祥云）系列新品發(fā)布會”，宣布其面向大容量FPGA市場的“云”系列首款FPGA芯片，CME-C1（祥云）正式發(fā)布。武漢虹信通信技術(shù)有限公司、普天信息技術(shù)研究院、遼寧聚龍金融設(shè)備股份有限公司等產(chǎn)業(yè)代表，媒體代表近百名嘉賓出席了此次發(fā)布活動(dòng)。

發(fā)表于：2016/1/20

京微雅格CME-C1的五大典型應(yīng)用介紹

CME-C1是京微雅格新近推出的高性能大容量“云”系列首顆產(chǎn)品，邏輯容量折合2000萬門級。CME-C1采用TSMC 40nm先進(jìn)工藝，采用全新的6輸入查找表架構(gòu)，獨(dú)創(chuàng)36x18的DSP單元，內(nèi)嵌大容量每塊18K位ram，高速串行接口可達(dá)6.5Gbps，通用差分I/O可達(dá)1.3Gbps，同時(shí)還內(nèi)置硬核PCIe支持5G速率Gen2、DDR3/2控制器以及PHY讀寫速率可達(dá)1333Mbps，各項(xiàng)指標(biāo)均達(dá)國內(nèi)領(lǐng)先水平。

發(fā)表于：2016/1/20