頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。 最新資訊 基于FPGA的兩種誤碼儀實(shí)現(xiàn)方法設(shè)計(jì) 設(shè)計(jì)了一種基于EPF10KRC208-4的誤碼儀，該設(shè)計(jì)充分利用了FPGA強(qiáng)大的可編程能力和豐富的資源，以及軟件開發(fā)平臺Quartus Ⅱ的完備功能，具有體積小巧、攜帶方便、測量精確等優(yōu)點(diǎn)。其核心部分分別采用了逐位比較法和移位寄存器法，并在仿真過程中設(shè)置了多種誤碼情況進(jìn)行對比。最后，根據(jù)仿真結(jié)果分析了方案的可行性和兩種方法的優(yōu)缺點(diǎn)。 發(fā)表于：6/2/2015 基于CPLD的多路可控脈沖發(fā)生器設(shè)計(jì) 針對伺服電機(jī)控制系統(tǒng)中的脈沖發(fā)送需求問題，提出了一種利用DDS技術(shù)，以單片機(jī)和CPLD為硬件基礎(chǔ)的脈沖輸出頻率、個(gè)數(shù)可控的脈沖發(fā)生器設(shè)計(jì)方案。利用Quartus II軟件進(jìn)行了波形仿真并分析了結(jié)果。研究結(jié)果表明，采用該方案實(shí)現(xiàn)的脈沖發(fā)生器具有體積小、成本低和可靠性高等特點(diǎn)，而且該脈沖發(fā)生器控制簡單，輸出脈沖頻率控制精度高，滿足了伺服電機(jī)控制系統(tǒng)中的脈沖發(fā)送需求。 發(fā)表于：6/1/2015 FPGA面試寶典 這段時(shí)間去面試了幾家公司，發(fā)現(xiàn)比較大的公司相對于重視基礎(chǔ)問題。這里邊又有幾個(gè)問題特別的突出。他們是：同步時(shí)鐘設(shè)計(jì)、亞穩(wěn)態(tài)、異步FIFO?？梢哉f，這些個(gè)問題要是弄清楚了，就至少滿足了技術(shù)方面1/3的要求，另外的2/3是什么，我就說不清楚了。又有人發(fā)了競爭冒險(xiǎn)毛刺的問題，不過，對于采用同步設(shè)計(jì)方法的系統(tǒng)，這些問題一般不會遇到。下面就談?wù)勎覍@些問題的看法，要是你覺得看這些東西覺得類似一堆狗屎，那么恭喜你，你面試成功的機(jī)會增加了1/3；要是你你覺得阿，什么樣的牛人拉了一堆牛屎，那么不好意思，還是再去補(bǔ)補(bǔ)課把。這里推薦一本《數(shù)字設(shè)計(jì)——原理和實(shí)踐》(John F.Wakerly)的書，仔細(xì)看一遍吧。 發(fā)表于：5/29/2015 基于多DSP的遙感圖像實(shí)時(shí)壓縮系統(tǒng)設(shè)計(jì) 隨著遙感技術(shù)的發(fā)展，對高分辨率的遙感圖像實(shí)時(shí)壓縮的需求日益迫切。設(shè)計(jì)了高性能的圖像壓縮系統(tǒng)，由8片ADSP-TS201為核心處理器和2片F(xiàn)PGA組成，可提供高達(dá)28.8 GFLOPS的峰值浮點(diǎn)運(yùn)算能力。 發(fā)表于：5/28/2015 隨鉆井下32位信號采集系統(tǒng)設(shè)計(jì) 為滿足近鉆頭電阻率系統(tǒng)測量的需要，設(shè)計(jì)了一種32位高精度信號采集系統(tǒng)。該系統(tǒng)以內(nèi)置DSP運(yùn)算單元的高性能、低功耗的信號處理芯片和FPGA為控制器，進(jìn)行信號的采集控制。實(shí)現(xiàn)了近鉆頭電阻率測量信號的采集數(shù)據(jù)轉(zhuǎn)換功能。該系統(tǒng)采用的32位高精度信號采集芯片保證了信號采集的質(zhì)量，并可穩(wěn)定地工作在井下高溫環(huán)境中。 發(fā)表于：5/27/2015 AVS 3D實(shí)時(shí)解碼器在 FPGA/SoC平臺上的設(shè)計(jì)與實(shí)現(xiàn) AVS(audio video coding standard)工作組針對3D視頻提出了雙目立體視頻編解碼方案。以AVS雙目拼接算法為核心，通過FPGA硬件加速模塊完成雙目立體ES流的語法元素解析，與SoC開發(fā)板Xilinx ZYNQ 7020協(xié)同工作，創(chuàng)新性地在FPGA/SoC協(xié)同平臺上實(shí)現(xiàn)了AVS 3D實(shí)時(shí)解碼器。 發(fā)表于：5/26/2015 LPC與LSF系數(shù)轉(zhuǎn)換的FPGA實(shí)現(xiàn) 首先根據(jù)切比雪夫多項(xiàng)式求根法對LPC系數(shù)到LSF系數(shù)轉(zhuǎn)換過程進(jìn)行分析與推導(dǎo)，并給出了根據(jù)已知的LSF系數(shù)進(jìn)行逆推求LPC系數(shù)迭代算法。然后，借助DDS算法原理實(shí)現(xiàn)查找表搜索求根，并在FPGA上實(shí)現(xiàn)了LSF系數(shù)到LPC系數(shù)轉(zhuǎn)換。最后，給出了結(jié)論和分析。 發(fā)表于：5/21/2015 Kinect在家庭智能監(jiān)控系統(tǒng)中的應(yīng)用 ： 闡述了體感設(shè)備Kinect及其關(guān)鍵技術(shù)在家庭智能監(jiān)控系統(tǒng)中的應(yīng)用。利用Kinect設(shè)備，可以將其人體骨骼跟蹤、深度數(shù)據(jù)探測、臉部識別、音頻采集和聲源定位、紅外彩色攝像頭等功能整合到家庭智能監(jiān)控系統(tǒng)中，使家庭智能監(jiān)控系統(tǒng)更加有效、精準(zhǔn)，在整體性能上比傳統(tǒng)的家庭智能監(jiān)控系統(tǒng)有明顯的提高。 發(fā)表于：5/21/2015 Quartus II再升級 令FPGA和SoC設(shè)計(jì)快馬加鞭 為了提高下一代可編程器件的設(shè)計(jì)效能,Altera公司宣布為Quartus II軟件引入功能強(qiáng)勁的Spectra-Q?引擎,通過縮短編譯時(shí)間及減少設(shè)計(jì)過程中的迭代次數(shù),可有效簡化FPGA和SoC的設(shè)計(jì),從而縮短產(chǎn)品面市時(shí)間。 發(fā)表于：5/21/2015 英特爾與Altera重啟并購談判 北京時(shí)間5月18日晚間消息稱，英特爾與可編程邏輯芯片巨頭Altera已重啟并購談判，最終的交易規(guī)?？赡苓_(dá)到130億美元。 發(fā)表于：5/19/2015 ?…192193194195196197198199200201…?
