頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設備可以在那里重新編程。 最新資訊 SDRAM在圖形生成電路中的應用 針對機載座艙顯示器對高分辨率圖形實時生成與顯示的應用需求，提出了一種基于SDRAM幀存的圖形生成電路實現(xiàn)方法。該方法以DSP作為圖形處理器執(zhí)行圖形運算算法，以FPGA作為協(xié)處理器，對SDRAM幀存采取乒乓操作方式進行圖形數(shù)據(jù)緩沖處理，實現(xiàn)了圖形的實時生成。運用該方法只需兩片SDRAM器件即可實現(xiàn)分辨率高達1 600×1 200的圖形數(shù)據(jù)的實時生成與顯示處理；對時序參數(shù)和接口邏輯做少許修改，可生成多種分辨率圖形畫面。 發(fā)表于：3/11/2015 基于FPGA的高速數(shù)據(jù)存儲系統(tǒng)優(yōu)化設計 針對遙測系統(tǒng)數(shù)據(jù)記錄裝置中數(shù)據(jù)傳輸速率與存儲速率不匹配的問題，提出Flash的并行存儲方案，采用交替雙平面的編程方式可以使得存儲器的存儲速率達到單片F(xiàn)lash最高存儲速率的2倍，即60 MB/s；對控制單元FPGA內(nèi)部雙端口RAM的邏輯設計進行改進，解決了數(shù)據(jù)存儲異常的現(xiàn)象。在數(shù)據(jù)回收方面，提出了多備份的設計思想和備用讀數(shù)接口的設計方案，已在工程應用中得到成功實踐，驗證了該數(shù)據(jù)記錄裝置的可靠性。 發(fā)表于：3/10/2015 【Vivado使用誤區(qū)與進階】Tcl在Vivado中的應用 Xilinx的新一代設計套件Vivado相比上一代產(chǎn)品ISE，在運行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進。但是對 初學者來說，新的約束語言XDC以及腳本語言Tcl的引入則成為了快速掌握Vivado使用技巧的最大障礙，以至于兩年多后的今天，仍有很多用戶缺乏升級 到Vivado的信心。 發(fā)表于：3/5/2015 【Vivado使用誤區(qū)與進階】XDC約束技巧之時鐘篇 Xilinx 的新一代設計套件Vivado中引入了全新的約束文件XDC，在很多規(guī)則和技巧上都跟上一代產(chǎn)品ISE中支持的UCF大不相同，給使用者帶來許多額外挑 戰(zhàn)。Xilinx工具專家告訴你，其實用好XDC很容易，只需掌握幾點核心技巧，并且時刻牢記：XDC的語法其實就是Tcl語言。 發(fā)表于：3/5/2015 【Vivado使用誤區(qū)與進階】XDC約束技巧——CDC篇 上一篇《XDC約束技巧之時鐘篇》介 紹了XDC的優(yōu)勢以及基本語法，詳細說明了如何根據(jù)時鐘結(jié)構(gòu)和設計要求來創(chuàng)建合適的時鐘約束。我們知道XDC與UCF的根本區(qū)別之一就是對跨時鐘域路徑 （CDC）的缺省認識不同，那么碰到FPGA設計中常見的CDC路徑，到底應該怎么約束，在設計上又要注意些什么才能保證時序報告的準確性？ 發(fā)表于：3/5/2015 讓更多的用戶受益于強大的Vivado與UltraFAST 想到要寫這一系列關(guān)于工具和方法學的小文章是在半年多前，那時候Vivado已經(jīng) 推出兩年，陸陸續(xù)續(xù)也接觸了不少客戶和他們的設計。我所在的部門叫做“Tools & Methodology Applications”，其實也是專為Vivado而設的一個部門，從Vivado的早期計劃開始，我和我的同事們就投入到了Xilinx和 Vivado的客戶們的推廣和支持中，我們給客戶做培訓，在市場活動上做報告，培訓和考核代理商，也去現(xiàn)場支持客戶的設計。 發(fā)表于：3/5/2015 【Vivado使用誤區(qū)與進階】用Tcl定制Vivado設計實現(xiàn)流程 上一篇《Tcl在Vivado中的應用》介紹了Tcl的基本語法以及如何利用Tcl在Vivado中定位目標。其實Tcl在Vivado中還有很多延展應用，接下來我們就來討論如何利用Tcl語言的靈活性和可擴展性，在Vivado中實現(xiàn)定制化的FPGA設計流程。 發(fā)表于：3/5/2015 【Vivado使用誤區(qū)與進階】在Vivado中實現(xiàn)ECO功能 關(guān)于Tcl在Vivado中的應用文章從Tcl的基本語法和在Vivado中的應用展開，繼上篇《用Tcl定制Vivado設計實現(xiàn)流程》介紹了如何擴展甚至是定制FPGA設計實現(xiàn)流程后，引出了一個更細節(jié)的應用場景：如何利用Tcl在已完成布局布線的設計上對網(wǎng)表或是布局布線進行局部編輯，從而在最短時間內(nèi)，以最小的代價完成個別的設計改動需求 發(fā)表于：3/5/2015 Diodes八引腳微型邏輯器件延長電池壽命 Diodes公司 (Diodes Incorporated) 為其先進的超低功率CMOS 邏輯器件系列新增多款采用了八引腳DFN1210無鉛微型封裝的74AUP2G雙門邏輯器件。新產(chǎn)品 通過支持低電壓及低功率系統(tǒng)設計，從而延長智能手機和平板電腦等下一代超薄便攜式產(chǎn)品的電池壽命。 發(fā)表于：3/4/2015 基于FPGA的新型TOF圖像傳感器驅(qū)動設計 結(jié)合3D-TOF(Time of flight)圖像傳感器的特點與應用背景，以德國PMD Tec的一種TOF芯片- PMD PhotoICs?誖19K-S3為例闡述TOF傳感器的工作原理并分析其驅(qū)動時序。以Xilinx公司的FPGA為開發(fā)平臺，用Verilog完成驅(qū)動時序的設計并進行仿真。經(jīng)過驗證，上位機能夠正確顯示出傳感器采集到的深度（Depth）數(shù)據(jù)。 發(fā)表于：3/3/2015 ?…196197198199200201202203204205…?
