成全视频观看免费高清,日韩av一中美av一中文字慕

頭條

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場(chǎng)可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。

Xilinx為業(yè)界首款A(yù)ll Programmable MPSoC 推出UltraScale多重處理架構(gòu)

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(NASDAQ: XLNX)宣布推出面向下一代Zynq® UltraScale MPSoC的UltraScale? 多重處理（MP）架構(gòu)。全新UltraScale MPSoC架構(gòu)以業(yè)界成功的Zynq-7000 All Programmable SoC產(chǎn)品系列為基礎(chǔ)，進(jìn)一步擴(kuò)展了賽靈思ASIC級(jí)UltraScale FPGA和3D IC架構(gòu)，實(shí)現(xiàn)了“為合適任務(wù)提供合適引擎”的異構(gòu)多重處理器。Zynq-7000的推出讓Xilinx成為業(yè)界首款A(yù)ll Programmable SoC的發(fā)明者，隨著UltraScaleMPSoC的問世，讓賽靈思又開始了業(yè)界首款A(yù)ll Programmable MPSoC的發(fā)明。

發(fā)表于：2/26/2014

Brocade在其多太比特核心路由器中集成了Altera的120G和150G Interlaken IP

Altera公司(NASDAQ: ALTR)今天宣布，其Interlaken知識(shí)產(chǎn)權(quán)(IP)內(nèi)核通過認(rèn)證，被Brocade® MLX®系列多太比特核心路由器選用，開始產(chǎn)品發(fā)售，應(yīng)用于數(shù)據(jù)中心。Interlaken IP在Stratix® V FPGA上實(shí)現(xiàn)，有助于Brocade路由器快速高效的擴(kuò)展云優(yōu)化網(wǎng)絡(luò)。使用Altera FPGA和IP來擴(kuò)展云優(yōu)化網(wǎng)絡(luò)，支持企業(yè)管理大量的網(wǎng)絡(luò)數(shù)據(jù)，并根據(jù)結(jié)果實(shí)時(shí)做出決定。

發(fā)表于：2/25/2014

Xilinx推出全新汽車級(jí)器件進(jìn)一步擴(kuò)展All Programmable Artix-7 FPGA系列

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(NASDAQ: XLNX)今天宣布針對(duì)汽車應(yīng)用進(jìn)一步擴(kuò)展其Artix®-7 現(xiàn)場(chǎng)可編程門陣列(FPGA)系列。全新的XA Artix-7 FPGA產(chǎn)品組合，進(jìn)一步豐富了賽靈思市場(chǎng)領(lǐng)先的AEC-Q100質(zhì)量認(rèn)證的汽車(XA) FPGA產(chǎn)品系列。該系列器件可為高級(jí)駕駛員輔助系統(tǒng)(ADAS)、車載汽車娛樂(IVI)系統(tǒng)和駕駛員信息(DI)系統(tǒng)提供業(yè)界一流的單位功耗性能。除了性能優(yōu)勢(shì)外，系統(tǒng)設(shè)計(jì)人員還能受益于功耗較前代產(chǎn)品顯著降低的優(yōu)勢(shì)，以及針對(duì)汽車電子控制單元(ECU)狹小空間設(shè)計(jì)特點(diǎn)的小尺寸封裝優(yōu)勢(shì)。

發(fā)表于：2/25/2014

一種遠(yuǎn)端故障檢測(cè)方案的設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)以太網(wǎng)技術(shù)OAM(Operation Administraction and Maintenance)能力較弱的問題，提出了一種遠(yuǎn)端故障檢測(cè)的具體實(shí)施方案，設(shè)備上電進(jìn)行軟件初始化時(shí)，將Trap數(shù)據(jù)寫入FPGA的寄存器中，并增加一個(gè)定時(shí)器控制FPGA向網(wǎng)管設(shè)備發(fā)送連通性檢測(cè)幀，若設(shè)備突然掉電，F(xiàn)PGA會(huì)利用緩沖時(shí)延，向網(wǎng)管發(fā)送遠(yuǎn)端掉電幀trap，使網(wǎng)管獲得設(shè)備掉電信息；若網(wǎng)管在定時(shí)周期內(nèi)沒有接收到連通幀Trap，則可以判斷設(shè)備鏈路或硬件故障。

發(fā)表于：2/25/2014

美高森美推出安全啟動(dòng)參考設(shè)計(jì) 實(shí)現(xiàn)用于嵌入式系統(tǒng)的FPGA-Based Root-of-Trust解決方案

致力于提供功率、安全、可靠與高性能半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC)發(fā)布用于嵌入式微處理器的全新FPGA-based安全啟動(dòng)參考設(shè)計(jì)。這款新型參考設(shè)計(jì)使用了主流SmartFusion®2 SoC FPGA中的先進(jìn)安全特性，在嵌入式系統(tǒng)中安全地啟動(dòng)任何應(yīng)用處理器，并且確保處理器代碼在執(zhí)行期間是可信任的。這樣，應(yīng)用程序便可在安全啟動(dòng)的處理器上運(yùn)行，從而將信任擴(kuò)展到其系統(tǒng)和其它連接的系統(tǒng)中。

發(fā)表于：2/24/2014

Xilinx針對(duì)毫米波應(yīng)用推出1.6Gbps低功耗低成本小型基站回程調(diào)制解調(diào)器SmartCORE IP

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(NASDAQ: XLNX)日前針對(duì)毫米波應(yīng)用宣布推出1.6Gbps低功耗、低成本小型基站回程調(diào)制解調(diào)器IP。賽靈思256 QAM毫米波調(diào)制解調(diào)器解決方案支持點(diǎn)對(duì)點(diǎn)和單點(diǎn)對(duì)多點(diǎn)視距通信，可滿足60GHz和80GHz市場(chǎng)需求。

發(fā)表于：2/24/2014

Xilinx推出Smarter無線電解決方案滿足新一代LTE與多載波GSM平臺(tái)性能需求

All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布推出多款Smarter無線電解決方案，能有效滿足新一代LTE和多載波GSM（MC-GSM）平臺(tái)所需的性能、功耗及成本需求。這些擁有峰值因數(shù)抑制（CFR）和數(shù)字預(yù)失真（DPD）功能的全新解決方案是Xilinx® SmartCORE? IP系列的一部分，提供高達(dá)50%的無線電效率，可為網(wǎng)絡(luò)運(yùn)營商節(jié)省數(shù)千萬美元的運(yùn)營成本。

發(fā)表于：2/21/2014

多碼率、多碼長LDPC譯碼器的設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)IEEE802.16e標(biāo)準(zhǔn)，基于層譯碼算法（TDMP）提出了一種適用于多碼率、多碼長的LDPC碼譯碼器結(jié)構(gòu)。該譯碼器采用半并行化和流水線設(shè)計(jì)，可以在保證電路靈活性的同時(shí)提高譯碼吞吐量。利用Xilinx公司的ISE工具進(jìn)行綜合仿真，使用的FPGA芯片為Virtex4-xc4vfx12-sf363-12，最大工作頻率為170.278 MHz，譯碼吞吐量可達(dá)到128.77 Mb/s。最后，通過搭建軟硬件協(xié)同驗(yàn)證平臺(tái)驗(yàn)證設(shè)計(jì)的正確性，并將驗(yàn)證的結(jié)果與Matlab仿真結(jié)果進(jìn)行了對(duì)比。

發(fā)表于：2/18/2014

可配置的通用線陣CCD驅(qū)動(dòng)電路的研究與設(shè)計(jì)

隨著CCD在圖像傳感和非接觸測(cè)量領(lǐng)域的深入應(yīng)用，人們對(duì)其精度和功耗等性能的要求日益提高。為設(shè)計(jì)出與之相匹配的驅(qū)動(dòng)電路以保證CCD輸出高質(zhì)量的圖像，在對(duì)兩種典型線陣CCD芯片性能分析的基礎(chǔ)上，研究并設(shè)計(jì)出一種可配置的通用線陣CCD驅(qū)動(dòng)電路芯片，為設(shè)計(jì)CCD驅(qū)動(dòng)電路提供了一種新思路。

發(fā)表于：2/18/2014

基于FPGA的雷達(dá)雜波速度譜圖的實(shí)現(xiàn)方法

在雷達(dá)信號(hào)處理中，為了對(duì)低速運(yùn)動(dòng)雜波進(jìn)行有效的抑制，研究了一種雜波速度譜圖的建立方法。此雜波速度譜圖的建立在FPGA中實(shí)現(xiàn)，通過對(duì)雷達(dá)實(shí)際回波數(shù)據(jù)在FPGA中的處理得到運(yùn)動(dòng)雜波速度圖。實(shí)驗(yàn)結(jié)果表明，該方法設(shè)計(jì)出的雜波速度譜圖與仿真結(jié)果一致，可以有效地抑制靜止和慢速運(yùn)動(dòng)的雜波。并且由于超大規(guī)?？删幊唐骷母咝幚砟芰Γ蛊涔こ虒?shí)現(xiàn)方便、靈活，具有很強(qiáng)的實(shí)用性。

發(fā)表于：2/18/2014