毛茸茸厕所偷拍xxxx,国产精品高清24小时在线观看

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

基于FPGA的擺臂伺服控制系統(tǒng)設(shè)計

擺臂伺服控制系統(tǒng)是大氣紅外干涉儀的重要組成部分，在分析干涉儀工作原理和伺服控制需求的基礎(chǔ)上，給出了一種采用FPGA實現(xiàn)伺服控制、結(jié)合典型Ｈ型直流PWM電路，構(gòu)成數(shù)字化擺臂伺服控制系統(tǒng)的設(shè)計方法，仿真與實驗結(jié)果驗證了設(shè)計的正確性。

發(fā)表于：1/14/2014

Altera ArriaGX FPGA入門開發(fā)方案

Altera公司的ArriaGXFPGA是帶有收發(fā)器的中端FPGA系列。其收發(fā)器速率高達3.125Gbps，您可以利用它來連接支持PCIExpress,千兆以太網(wǎng),SerialRapidIO,SDI等協(xié)議的現(xiàn)有模塊和器件。具有同類最佳的信號完整性,是功耗最低的中端FPGA，適用于需要32個支持背板的6.5536Gbps收發(fā)器的應(yīng)用.本文介紹了ArriaGXFPGA主要特性和架構(gòu)圖,以及ArriaVGXFPGA入門開發(fā)板主要特性,框圖,電路圖,PCB元件布局圖和材料清單.

發(fā)表于：1/14/2014

基于FPGA的多通道生理信號監(jiān)護儀的設(shè)計

提出了一種基于SoPC技術(shù)的生理信號監(jiān)護系統(tǒng)的設(shè)計方案，以Altera公司Cyclone II系列EP2C35F672芯片為核心，設(shè)計了心電、脈搏波、血氧信號采集和處理模塊?；贜ios II嵌入式軟核處理器進行應(yīng)用程序開發(fā)，實現(xiàn)了多通道生理信號的24小時實時監(jiān)控。

發(fā)表于：1/13/2014

Virtex-7 FPGA Gen3 集成模塊Completion timeout機制

任何一種 split 交易協(xié)議都存在 Requesters 得不到期望的 Completion 的風(fēng)險。為了允許 Requesters 使用一種標(biāo)準(zhǔn)方式從這種情況下恢復(fù)，規(guī)定了 Completion timeout機制。

發(fā)表于：1/10/2014

基于FPGA的雷達信號源設(shè)計

介紹了直接數(shù)字頻率合成（DDS）的基本原理，并基于Xilinx公司的FPGA設(shè)計出產(chǎn)生連續(xù)波、重頻參差抖動、頻率捷變、線性調(diào)頻以及二相編碼等雷達信號的系統(tǒng)方案。實驗結(jié)果表明，該設(shè)計靈活且性能良好，具有廣泛的應(yīng)用前景。

發(fā)表于：1/10/2014

基于FPGA的雷電定位系統(tǒng)高精度時標(biāo)設(shè)計

介紹了一種基于到達時差法（TOA）的雷電定位系統(tǒng)中高精度時間標(biāo)記產(chǎn)生方法。目前全球定位系統(tǒng)（GPS）可以提供協(xié)調(diào)世界時（UTC）和精度達微秒乃至納秒級的秒脈沖（PPS）。在雷電定位過程中，不同探測站需要對采集到的閃電輻射脈沖進行時間標(biāo)記以確定雷電信號到達各站之間的時間差，并由多站定位算法得到閃電發(fā)生的位置。該時標(biāo)系統(tǒng)采用Altera公司的FPGA 芯片EP2C8Q208和U-BLOX公司的GPS芯片NEO-6M實現(xiàn)，其時間標(biāo)記精度可達1 μs。

發(fā)表于：1/10/2014

基于FPGA的紅外遙控密碼鎖的設(shè)計

介紹了一種基于可編程邏輯器件FPGA的電子密碼鎖的設(shè)計方法，具有性能可靠、使用方便以及良好的靈活性和可擴展性等優(yōu)點。重點闡述了紅外遙控解碼、密碼鎖的解鎖、密碼修改等功能的實現(xiàn)，給出了數(shù)字密碼鎖的電路原理圖及各模塊的波形仿真結(jié)果。

發(fā)表于：1/9/2014

基于CPLD的線陣CCD-TCD1501D驅(qū)動時序的設(shè)計與實現(xiàn)

根據(jù)線陣CCD圖像傳感器TCD1501D的驅(qū)動時序要求，使用CPLD芯片EPM7128LC84-15設(shè)計了其驅(qū)動時序電路，并在相應(yīng)的軟件上進行了仿真。同時，在相應(yīng)的硬件電路上實現(xiàn)了驅(qū)動波形并在示波器上加以驗證。該方法有集成度高、調(diào)試方便等優(yōu)點。

發(fā)表于：1/9/2014

基于FPGA的自由立體顯示系統(tǒng)光學(xué)引擎設(shè)計

實現(xiàn)了一種用于自由立體顯示系統(tǒng)的光學(xué)引擎。該系統(tǒng)采用FPGA作為控制處理器，通過RS232串口與DSP瞳孔跟蹤模塊實時通信，并根據(jù)液晶面板同步信號控制大功率LED驅(qū)動電路實現(xiàn)對應(yīng)瞳孔坐標(biāo)的指向性照明。該系統(tǒng)與目前基于單片機的光學(xué)引擎比較，在成本提升很小的前提下具有能夠精確控制時序、同步性更好、適應(yīng)更大規(guī)模的LED驅(qū)動電路等優(yōu)勢，提高了系統(tǒng)的穩(wěn)定性和可升級性，具有良好的應(yīng)用前景。

發(fā)表于：1/7/2014

Altera在Stratix 10 SoC率先采用四核64位Cortex-A53

Altera在第10代產(chǎn)品線一改在28 nm工藝節(jié)點的低調(diào)，一次又一次重拳出擊，搶占市場先機，搶盡老對手的風(fēng)頭。

發(fā)表于：1/7/2014

感谢您访问我们的网站，您可能还对以下资源感兴趣：

欧美色综合二区

啊~CAO死你个小SAO货视频亚洲免费 wwwxx欧美国产欧美日韩亚洲