西西人体44rt大胆高清毛,国产欧美日韩在线

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

ATCA架構(gòu)中多網(wǎng)口后板的高效設(shè)計

介紹了多網(wǎng)口后板(RTM)的普通設(shè)計方案，提出了優(yōu)化解決方案，并從軟、硬件方面進行了比較，并且描述了新方案在卸載CPU負荷、防止“中斷風暴”等方面的創(chuàng)新性設(shè)計。

發(fā)表于：3/12/2013

MathWorks 發(fā)布 2013a 版 MATLAB 和 Simulink 產(chǎn)品系列

MathWorks 今天宣布發(fā)布MATLAB 和 Simulink 產(chǎn)品系列的 2013a 版本(R2013a)。該版本的新特點是引入Fixed-Point Designer，它結(jié)合了Fixed-Point Toolbox和Simulink Fixed Point的功能。還包含Phased Array System Toolbox和SimRF內(nèi)的功能，增強了無線和雷達通信系統(tǒng)設(shè)計。R2013a 還更新了80 種其他產(chǎn)品，包括 Polyspace 嵌入式軟件驗證產(chǎn)品。

發(fā)表于：3/11/2013

賽靈思領(lǐng)先一代：Smarter Networks (更智能的網(wǎng)絡(luò))

通信與網(wǎng)絡(luò)是一個規(guī)模龐大的全球性競爭行業(yè)。賽靈思作為網(wǎng)絡(luò)通信設(shè)備廠商的三大半導(dǎo)體供應(yīng)商之一，一直通過組裝、開發(fā)和收購新技術(shù)和專業(yè)技術(shù)來幫助設(shè)備廠商實現(xiàn)顯著的產(chǎn)品差異化，為其客戶提供更大價值，使其邁向更加輝煌的成功。

發(fā)表于：3/7/2013

Xilinx打造全新Smarter System，填補ASIC和ASSP市場空白

如何能在突出的矛盾和需求之間完美平衡？賽靈思推出了Smarter Network（更智能網(wǎng)絡(luò)）解決方案，即，能自我調(diào)整以適應(yīng)流量、需求、QoS 和自身健康狀況網(wǎng)絡(luò)具有內(nèi)容和上下文感知(context-aware) 技術(shù)。能讓通信服務(wù)供應(yīng)商和電信公司以最低的單位容量成本最大限度地實現(xiàn)一致性和可預(yù)見性的服務(wù)交付。能自我管理，或者可針對多個工作參數(shù)進行遠程管理，其中包括需求、性能、健康狀況、可用性和功耗等。

發(fā)表于：3/7/2013

Altera背水一戰(zhàn)，聯(lián)手Intel搶占14nm高地

Altera宣布與英特爾 14nm三柵極工藝線合作開發(fā)下一代FPGA產(chǎn)品。而且此次合作具有排他性，就是在14nm三柵極工藝，Intel不能為其他FPGA廠商代工，特別是其老對手Xilinx。

發(fā)表于：3/6/2013

基于Verilog HDL的一種絕對值編碼器實時讀出算法

針對所設(shè)計的絕對值編碼器讀出電路板，用Verilog HDL設(shè)計了一種絕對值編碼器實時讀出程序?？梢詫⒕幋a器數(shù)據(jù)讀入FPGA，并將編碼器輸出的普通二進制數(shù)據(jù)轉(zhuǎn)換為角度值，最后驅(qū)動液晶顯示屏實時讀出角度值。經(jīng)過測試，該程序能夠穩(wěn)定運行在電路板上，完全滿足編碼器數(shù)據(jù)在液晶顯示屏上的實時讀出。本程序基于模塊化設(shè)計，易于移植。

發(fā)表于：3/1/2013

ADI推出FPGA夾層卡快速原型開發(fā)套件

中國，北京— Analog Devices, Inc.(ADI: NASDAQ) 全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商，其FPGA開發(fā)平臺兼容的FPGA夾層卡(FMC)系列采用JEDEC JESD204BSerDes（串行器/解串器）技術(shù)，最近該系列推出新品AD9250-FMC-250EBZ套件。數(shù)字和模擬設(shè)計人員可以利用AD9250-FMC-250EBZ套件簡化并快速完成高速JESD204B ADC-FPGA平臺的原型開發(fā)。

發(fā)表于：3/1/2013

Xilinx宣布Zynq-7000 All Programmable SoC 系列全線量產(chǎn)

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布其Zynq?-7000 All Programmable片上系統(tǒng)（SoC）器件系列全線量產(chǎn)，實現(xiàn)了又一個重大里程碑。Zynq-7000 All Programmable SoC的市場需求非常強勁，目前已有350家不同客戶采用該產(chǎn)品進行設(shè)計開發(fā)，自2011年12月以來賽靈思和安富利（Avnet）已經(jīng)發(fā)貨20,000多個器件和4000多個開發(fā)板。各項設(shè)計方案廣泛應(yīng)用于包括汽車、工業(yè)、通信、數(shù)據(jù)中心等眾多領(lǐng)域。

發(fā)表于：2/27/2013

基于CPLD的開關(guān)電容組式跟蹤濾波器設(shè)計與實現(xiàn)

針對大動態(tài)范圍高靈敏度短波接收機射頻前端信號處理需要，提出并實現(xiàn)了一種基于CPLD的開關(guān)電容組式跟蹤濾波器與變?nèi)荻O管電調(diào)諧濾波器串聯(lián)方案，并對該濾波器性能進行了評估。實驗結(jié)果表明，該濾波器可以工作于1 MHz~30 MHz頻段，帶寬易調(diào)，設(shè)計簡單，且具有穩(wěn)定的帶寬和很高的溫度穩(wěn)定性。實測的濾波器3 dB帶寬為300 kHz~700 kHz，Q值為11.8 dB~25 dB，通帶增益為2.5~4.5，能很好地滿足接收機設(shè)計指標。

發(fā)表于：2/27/2013

Altera采用Intel的14 nm三柵極技術(shù)開發(fā)下一代高性能FPGA

Altera公司和Intel公司今天宣布，雙方已經(jīng)達成協(xié)議，未來將采用Intel的14 nm三柵極晶體管技術(shù)制造Altera FPGA。這些下一代產(chǎn)品主要面向軍事、固網(wǎng)通信、云網(wǎng)絡(luò)以及計算和存儲應(yīng)用等超高性能系統(tǒng)，將突破目前其他技術(shù)無法解決的性能和功效瓶頸問題。

發(fā)表于：2/26/2013

感谢您访问我们的网站，您可能还对以下资源感兴趣：

欧美色综合二区

啊~CAO死你个小SAO货视频亚洲免费 wwwxx欧美国产欧美日韩亚洲