HDL的可綜合設(shè)計(jì)簡(jiǎn)介
所屬分類：教程|講義
上傳者：serena
標(biāo)簽： HDL 組合邏輯
所需積分：1分積分不夠怎么辦？
文檔介紹： 本文簡(jiǎn)單探討了verilog HDL設(shè)計(jì)中的可綜合性問(wèn)題，適合HDL初學(xué)者閱讀 　　用組合邏輯實(shí)現(xiàn)的電路和用時(shí)序邏輯實(shí)現(xiàn)的 　　電路要分配到不同的進(jìn)程中。 　　不要使用枚舉類型的屬性。 　　Integer應(yīng)加范圍限制。 　　 通常的可綜合代碼應(yīng)該是同步設(shè)計(jì)。 　　避免門級(jí)描述，除非在關(guān)鍵路徑中。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。