| 基于DE2开发板的计算器设计 | |
| 所屬分類:解决方案 | |
| 上傳者:hbcxzcj | |
| 文檔大小:437 K | |
| 標(biāo)簽: Altera Verilog Quartus II | |
| 所需積分:0分積分不夠怎么辦? | |
| 文檔介紹:本设计是使用verilog编写一个运算系统,其功能是实现4位整数的加、减、乘、除运算。运算时通过矩阵键盘输入运算类型和运算所需要的数据,然后通过内部电路处理,并将计算的结果送于LCD1602显示。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2