基于Cadence 3D-IC平台的2.5D封装Interposer设计
所屬分類：技术论文
上傳者：aetmagazine
文檔大?。?span>1372 K
標(biāo)簽： 2.5D先进封装 硅中介层 高带宽存储
所需積分：0分積分不夠怎么辦？
文檔介紹：2.5D先进封装区别于普通2D封装，主要在于多了一层Silicon Interposer(硅中介层)，它采用硅工艺，设计方法相比普通2D封装更为复杂。而高带宽存储(High Bandwidth Memory，HBM)接口的互连又是Interposer设计中的主要挑战，需要综合考虑性能、可实现性等多种因素。介绍了基于Cadence 3D-IC平台的Interposer设计方法，并结合HBM接口的自动布线脚本可以快速实现Interposer设计；同时通过仿真分析确定了基于格芯65 nm三层金属硅工艺的HBM2e 3.2 Gb/s互连设计规则，权衡了性能和可实现性，又兼具成本优势。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。