基于FPGA的音頻Sigma-Delta調(diào)制器設(shè)計與實現(xiàn)
所屬分類：技術(shù)論文
上傳者：wwei
文檔大小：4113 K
標簽： Sigma-Delta調(diào)制器 噪聲整形 噪聲傳遞函數(shù)
所需積分：0分積分不夠怎么辦？
文檔介紹：隨著數(shù)字音源的普及，數(shù)模轉(zhuǎn)換器（Digital to Analog Converter， DAC）成為音頻設(shè)備中不可或缺的元件，其精度往往決定著整個系統(tǒng)的信號保真度?；诖?，利用噪聲整形技術(shù)對用于高精度音頻DAC的Sigma-Delta調(diào)制器進行設(shè)計和現(xiàn)場可編程門陣列（Field Programmable Gate Array， FPGA）實現(xiàn)。通過搭建測試系統(tǒng)，測試結(jié)果表明，所設(shè)計的Sigma-Delta調(diào)制器在輸入信號為1 411.2 kHz采樣頻率、1 kHz頻率、0 dBFS（Full Scale）幅度的正弦信號條件下，其輸出信噪比（Signal to Noise Ratio， SNR）可達107.4 dB；當輸入信號頻率在音頻頻帶內(nèi)時（輸入信號幅度為0 dBFS），其輸出SNR穩(wěn)定保持在104 dB以上；并可用于WAV音樂播放器中。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。