| 智能網(wǎng)卡加速Ceph存儲(chǔ)的性能研究 | |
| 所屬分類:技術(shù)論文 | |
| 上傳者:wwei | |
| 文檔大?。?span>4838 K | |
| 標(biāo)簽: 智能網(wǎng)卡 Ceph存儲(chǔ)系統(tǒng) 性能優(yōu)化 | |
| 所需積分:0分積分不夠怎么辦? | |
| 文檔介紹:聚焦Ceph存儲(chǔ)系統(tǒng)對(duì)象存儲(chǔ)設(shè)備(Object Storage Device, OSD)架構(gòu)線程鎖競(jìng)爭(zhēng)機(jī)制所導(dǎo)致的多核并行擴(kuò)展能力受限問題,針對(duì)下一代Crimson-OSD架構(gòu)與智能網(wǎng)卡協(xié)同優(yōu)化技術(shù)開展研究,提出分層協(xié)同優(yōu)化框架。相關(guān)研究表明,采用智能網(wǎng)卡協(xié)同優(yōu)化,RDMA網(wǎng)絡(luò)卸載降低CPU占用率達(dá)到70%,異構(gòu)計(jì)算引擎實(shí)現(xiàn)糾刪碼硬件加速提升數(shù)據(jù)恢復(fù)速度達(dá)到4.84倍。研究成果為分布式存儲(chǔ)系統(tǒng)的硬件加速提供相關(guān)理論依據(jù)與關(guān)鍵技術(shù)參考,對(duì)高性能計(jì)算和云邊端融合等數(shù)據(jù)密集型場(chǎng)景的存儲(chǔ)系統(tǒng)優(yōu)化具有指導(dǎo)意義。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2