基于FPGA高精度磁通門傳感器的設(shè)計(jì)與校準(zhǔn)研究
所屬分類：技術(shù)論文
上傳者：wwei
文檔大小：4662 K
標(biāo)簽： FPGA 磁通門傳感器 時(shí)間差法
所需積分：0分積分不夠怎么辦？
文檔介紹：針對(duì)寬量程電流測(cè)量中傳統(tǒng)磁通門傳感器非線性誤差顯著的問題，提出基于現(xiàn)場(chǎng)可編程門陣列（FPGA）高精度時(shí)間差檢測(cè)與多項(xiàng)式動(dòng)態(tài)補(bǔ)償?shù)膮f(xié)同校正方法。通過建立磁芯正負(fù)飽和時(shí)間差與被測(cè)電流的映射關(guān)系，構(gòu)建數(shù)字化FPGA處理架構(gòu)實(shí)時(shí)捕獲飽和時(shí)間差，并建立包含非線性效應(yīng)的多項(xiàng)式補(bǔ)償模型。實(shí)驗(yàn)結(jié)果表明：該傳感器能夠精確檢測(cè)復(fù)雜微弱漏電流；補(bǔ)償模型決定系數(shù)達(dá)0.999 976，較線性模型提高0.11%；均方根誤差降低85.4%。通過硬件-算法協(xié)同優(yōu)化有效抑制工業(yè)現(xiàn)場(chǎng)環(huán)境下的精度漂移，為智能電網(wǎng)設(shè)備級(jí)電流監(jiān)測(cè)提供了高精度低成本解決方案。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。