基于FPGA的單邊帶調(diào)制解調(diào)系統(tǒng) | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大小:313 K | |
標(biāo)簽: FPGA | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:單邊帶通信是目前應(yīng)用比較廣泛并具有占用較窄頻帶特點(diǎn)的一種通信方法。本文著重介紹單邊帶調(diào)制解調(diào)技術(shù),采用DSP Builder設(shè)計(jì)流程,結(jié)合Modelsim對(duì)Signal Compiler生成的test bench文件進(jìn)行仿真,在QuartusII環(huán)境下編譯生成VHDL語言,組建工程,下載至硬件,利用Signal Tap II Logic Analyzer觀察硬件輸出波形。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2