超高速數(shù)據(jù)采集系統(tǒng)設計與優(yōu)化策略研究
所屬分類：技術論文
上傳者：aet
文檔大?。?span>386 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：為滿足雷達信號高速采集實時存儲的需求，設計了一個12 bit、200 MS/s的高速采集存儲系統(tǒng)?；贑PCI總線解決高速數(shù)據(jù)傳輸?shù)男枨?，并利用雷達信號的特點，提出了采樣時間窗的概念，有效降低了采集數(shù)據(jù)量和數(shù)據(jù)傳輸壓力。設計了一種二級緩存機制以提高DMA傳輸效率，并通過數(shù)據(jù)格式的組合來匹配總線寬度，提高CPCI總線帶寬利用率。采用千兆以太網(wǎng)磁盤陣列，解決了海量數(shù)據(jù)的高速存儲問題。系統(tǒng)最終實現(xiàn)的采樣速率是200 MS/s，量化精度12 bit，連續(xù)采集。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。