| 基于并行相關的實時時差估計器設計與實現(xiàn) | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大?。?span>358 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：從相關時差估計的基本原理出發(fā)，提出了一種并行時域相關結構，基于這種并行結構設計實現(xiàn)了一種簡單高效的時差估計器。與傳統(tǒng)頻域相關時差估計器相比，這種時差估計器的主要優(yōu)點是提高了運算效率，運算周期大為縮短，可以滿足實時高精度時差估計的需求，同時結構簡單，硬件資源開銷小，易于設計實現(xiàn)。實際測試結果驗證了上述結論。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2