基于FPGA的四通道視頻縮放引擎的研究及設計
所屬分類：參考設計
上傳者：aet
文檔大小：490 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：設計了一種可實現(xiàn)4路視頻信號縮放和幀率轉換的電路架構。視頻信號依次經(jīng)過縮小模塊、幀率轉換模塊以及放大模塊，有效地減少了幀率轉換對存儲器帶寬的需求。幀率變換模塊采用輸入和輸出自適應調整的算法，同時在縮小模塊采用加權均值算法，而放大模塊則采用四點雙三次插值算法。在滿足視頻放大質量要求的基礎上，避免了采用過于復雜算法而消耗過多的FPGA資源，有效地解決了視頻放大算法實現(xiàn)視頻縮小時原始圖像信息量丟失導致圖像失真的問題。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。