基于FPGA的高速浮點FFT的實現研究
所屬分類：參考設計
上傳者：aet
文檔大?。?span>482 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：研究了利用FPGA實現浮點FFT的技術，提出了一種循環(huán)控制、RAM訪問和蝶形運算三大模塊以流水線方式協同工作的方案，結合數據緩沖和并行處理技術，討論了蝶形運算單元的工作機制。浮點乘法器采用并行Booth編碼和3級Wallace壓縮樹的結構，浮點加法器中采用獨立的定點加法器和減法器，使運算得以高速進行。RAM讀/寫時序和運算參數都可利用寄存器設置。本設計已在Cyclone-II系列芯片EP2C8Q208中實現，200 MHz主頻下，采用外部RAM，完成1 024點復數FFT只需750 μs。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。