頭條 使用有安全保障的闪存存储构建安全的汽车系统 在现代汽车嵌入式系统中，高度安全的数据存储是必不可少的，尤其是在面对日益高明的网络攻击时。本文将介绍设计师正确使用闪存的步骤。 最新設(shè)計(jì)資源 基于FPGA的多通道HDLC通信系统设计与实现[可编程逻辑][工业自动化] 为了满足某测控平台的设计要求，设计并实现了基于FPGA的六通道HDLC并行通信系统。该系统以FPGA为核心，包括FPGA、DSP、485转换接口等部分。给出了系统的电路设计、关键模块及软件流程图。测试结果表明，系统通讯速度为1 Mb/s，并且工作稳定，目前该设计已经成功应用于某样机中。 發(fā)表于：2018/8/14 功率MOSFET并联应用[电源技术][工业自动化] 从线路布线和参数配置等方面分析了导致MOSFET并联时电压和电流不均衡的原因，并联MOSFET易产生振荡的原因作了详细的分析，并辅以仿真说明振荡产生的原因。 發(fā)表于：2018/8/14 谐振式无线电能传输系统的研究[电源技术][智能电网] 阐述了磁耦合谐振式无线电能传输的工作原理，在对发射与接收电路几种拓扑结构分析的基础上设计了一个收发电路均采用串联补偿结构、谐振频率为1 MHz、负载为10 Ω的模型。基于线圈的互感耦合等效模型，从电路角度分析得出系统的输出功率和效率与线圈、负载、互感等参数之间的关系。针对磁耦合谐振系统满足最大输出功率时效率比较低的状况，提出了功效积指标。在满足系统输出功率的基础上，该指标实现了较高的传输效率。最后，通过Matlab仿真验证了所提功效积指标的可行性。 發(fā)表于：2018/8/14 具有高传输比的“泵式”结构矩阵变换器[电源技术][工业自动化] 针对目前矩阵变换器电压传输比多数只能达到0.866的问题，进行了深入研究，设计了一种泵式矩阵变换器结构，使电压传输比任意可调,并从机理上解决了矩阵式变换器的传输比低的问题。 發(fā)表于：2018/8/14 多台逆变电源并联冗余运行控制系统的研制[电源技术][智能电网] 提出了一种分布式控制并联方案实现多台逆变电源并联控制系统,分析了逆变电源并联运行控制过程中的电压和电流特性。试验运行结果表明,各模块均流效果好，控制策略可行，达到比较理想的并联运行控制效果。 發(fā)表于：2018/8/14 基于反馈迭代的双带功率放大器数字预失真[模拟设计][通信网络] 为补偿双带功率放大器中的非线性，提出了二维多项式模型并结合反馈迭代法建立数字预失真系统。相比于传统的线性化技术，二维数字预失真方法降低了对数/模转换器和模/数转换器的要求。仿真结果表明，采用间隔频率为100 MHz的两路WCDMA信号同时驱动功率放大器，二维多项式模型能够更好地消除非线性失真，反馈迭代方法在求逆上更精确。 發(fā)表于：2018/8/14 三相光伏并网电流型PWM逆变器的研究[电源技术][智能电网] 基于三相电流型PWM逆变器装置，将直接电流控制方法应用于该逆变器中，设计了一套1 kW实验装置。通过仿真分析和实验验证表明，该方法不仅实现了逆变器网侧电流正弦化并与网侧电压同相位，而且实现了直流侧电压宽范围调节，提高了系统动态性能，更适合于光伏并网。 發(fā)表于：2018/8/14 一种基于混合任务集的高能效调度算法[嵌入式技术][工业自动化] 动态电源与频率调整技术能够帮助实时系统显著减少能耗，之前的研究大多聚焦于基于周期性任务的线程调度算法, 却很少考虑周期性与非周期性任务混合的模型。同时，尽管基于CPU利用率的DVS算法可以从系统级上减少能耗，但不能保证实时性。本文提出一种新的算法，它结合减慢因子的DVFS调度算法与系统级的DVS技术，融合PID控制器与自适应的权衡策略为软实时系统提供更好的能耗减少方法。该算法的能耗在服务器利用率低于25%的情况下比加州大学提出的算法下降了14.2％~25.9%，周期性任务超过时限率低于3％。 發(fā)表于：2018/8/14 基于ATmega128的球管电压控制系统设计与实现[嵌入式技术][医疗电子] 本设计利用ATMEL公司AVR系列ATmega128单片机的控制调频电路来调制系统的工作频率，实现对口腔CBCT系统X射线球管电压的精确控制和调节，同时还实现了系统的人机交互、数据存储和传输、数/模转换、串口通信等功能。该控制电路硬件设计简单可靠，易于实现；软件开发方便灵活，实现了预期的功能。 發(fā)表于：2018/8/14 基于电力线载波通信技术的自动抄表系统路由算法[通信与网络][智能电网] 由于电力线信道环境的特殊性，使电力线载波抄表系统中存在着抄表距离有限、通信成功率不高等问题。针对此问题，介绍两种路由算法——点名请求算法和数据收集算法，分别用于自动抄表中实现监控电表和例行抄读业务。 發(fā)表于：2018/8/14 一种增益增强型套筒式运算放大器的设计[模拟设计][工业自动化] 设计了一种用于高速ADC中的全差分套筒式运算放大器。从ADC的应用指标出发，确定了设计目标，利用开关电容共模反馈、增益增强等技术实现了一个可用于12 bit精度、100 MHz采样频率的高速流水线(Pipelined)ADC中的运算放大器。基于SMIC 0.13um，3.3 V工艺，Spectre仿真结果表明，该运放可以达到105.8 dB的增益，单位增益带宽达到983.6 MHz，而功耗仅为26.2 mW。运放在4 ns的时间内可以达到0.01%的建立精度，满足系统设计要求。 發(fā)表于：2018/8/14 基于FPGA的数字三相锁相环的优化设计[可编程逻辑][工业自动化] 数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。 發(fā)表于：2018/8/14 一种新的ISM频段低噪声放大器设计方法[模拟设计][通信网络] 为解决ISM频段低噪声放大器降低失配与减小噪声之间的矛盾，提出了一种改善放大器性能的设计方法。分析了单项参数的变化规律，提出了提高综合性能的方法，给出了放大器封装模型的电路结构。对射频放大器SP模型和封装模型进行仿真。仿真结果表明，输入和输出匹配网络对放大器的性能有影响，所提出的设计方法能有效分配性能指标，为改善ISM频段低噪声放大器的性能提出了一种新的途径。 發(fā)表于：2018/8/14 基于DDS的低通滤波器设计与仿真[模拟设计][工业自动化] 分析了几种经典滤波器特性，重点研究了DDS系统中低通滤波器的设计方法。根据DDS的结构特点和输出杂散频谱特性，结合滤波器技术指标使用了归一化法完成了一个九阶椭圆函数低通滤波器的设计，使其通带截至频率为120 MHz、通带内最大衰减为0.2 dB、在135 MHz处阻带内最小衰减为66 dB。通过Multisim10对其进行仿真后可以得出，使用此种方法设计的低通滤波器过渡带陡峭、幅频特性仿真良好，并且能够很好地满足预期的技术指标。 發(fā)表于：2018/8/14 基于FPGA的SDTV-HDTV转换的研究与设计[可编程逻辑][通信网络] 一种采用Altera CycloneⅢ FPGA将标准清晰度电视(SDTV)转换成高清晰度电视(HDTV)的方法。用图像插值技术，充分利用了原始图像，实现视频格式水平方向上行内像素点的增加及垂直方向上行数的提升，满足高清晰度电视格式的标准输出。整个上变换模块的复杂度低，易于硬件实现，完成了专用格式转换芯片的功能，在工程应用中有利于提高系统的集成度和灵活性。 發(fā)表于：2018/8/14 <…369370371372373374375376377378…>
